什么是IBIS模型？

IBIS表示輸入/輸出緩沖器信息規(guī)格，它代表了IC供應(yīng)商提供給客戶進行高速設(shè)計仿真的器件的數(shù)字引腳的特性或行為。這些模型使用IBIS開放論壇——負責(zé)管理和更新IBIS模型規(guī)范與標準的行業(yè)組織——所規(guī)定的參數(shù)模仿器件的I/O行為。IBIS模型使用ASCII文本文件格式，提供表格化的電壓-電流和電壓-時間信息。它們不包含專有數(shù)據(jù)，因為模型中沒有披露IC原理圖設(shè)計信息，如晶體管尺寸、緩沖器原理圖設(shè)計中使用的器件模型參數(shù)和電路等。此外，IBIS模型獲得了大部分EDA供應(yīng)商的支持，可以在大多數(shù)行業(yè)級平臺中運行。

為何使用IBIS模型？

想象一款I(lǐng)C通過了測試。然后，使用該IC設(shè)計電路板，并且立即獲批進行制造。電路板制造出來后，發(fā)現(xiàn)其性能不達標，原因是一些信號完整性問題，其導(dǎo)致了串擾、信號過沖/欠沖或不匹配阻抗引起的反射。您認為接下來會發(fā)生什么？當然，電路板必須重新設(shè)計和制造。此時，增加了時間和成本。所有這一切都是因為有一個重要階段沒有進行：預(yù)仿真。在此階段中，系統(tǒng)設(shè)計人員使用仿真模型驗證設(shè)計的信號完整性，然后才會設(shè)計電路板。SPICE和IBIS等仿真模型現(xiàn)已廣泛開發(fā)用于仿真當中，幫助系統(tǒng)設(shè)計人員在預(yù)仿真階段預(yù)見到信號完整性問題，從而在制造之前予以解決。此階段有助于減少測試期間電路板失敗的可能。

歷史

20世紀90年代，隨著個人計算機日漸流行，Intel?開始為其工作頻率約為33 MHz的低功耗ASIC開發(fā)一種新的I/O總線。為此需要確保信號完整性沒有受到損害，IBIS因此而誕生。Donald Telian所領(lǐng)導(dǎo)的團隊提出了一個想法：為I/O緩沖器創(chuàng)建一個信息表，并使用此信息測試Intel的電路板。很快，Intel與其客戶共享這些信息表以幫助后者進行電路板設(shè)計，但不提供任何專有信息。為了能夠可靠地將紙張形式的表格中的信息傳送到客戶的仿真器，Intel決定與EDA供應(yīng)商和其他計算機制造商合作。他們創(chuàng)建了IBIS開放論壇，以幫助標準化計算機可讀格式的緩沖器信息。IBIS最初稱為Intel緩沖器信息表，后來更改為I/O緩沖器信息規(guī)范。IBIS 1.0版于1993年發(fā)布。從那時起，IBIS開放論壇持續(xù)推廣IBIS，提供工具和文檔，并改進標準以增加專業(yè)領(lǐng)域的能力。2019年，IBIS 7.0版被批準。這表明，IBIS在不斷發(fā)展以滿足新技術(shù)要求。

如何生成IBIS模型？

IBIS模型一般模擬器件的接收器和驅(qū)動緩沖器行為，而不透露專有工藝信息。為此需要提取標準IBIS緩沖器元件的行為，并通過表格形式的V-I和V-t數(shù)據(jù)來表示它。

為了生成IBIS模型，數(shù)據(jù)收集通常是開發(fā)過程中的第一步。圖1顯示了生成IBIS模型的三個主要階段。

連接到引腳的兩個二極管負責(zé)在輸入超過工作范圍或緩沖器限值時保護緩沖器。根據(jù)設(shè)計工作方式，緩沖器限值可以是功率箝位基準值，通常為VDD，或是地箝位基準值，通常為地或-VDD。這些二極管用作ESD箝位保護，在需要時導(dǎo)通，而上拉和下拉元件負責(zé)高電平和低電平狀態(tài)期間的緩沖器驅(qū)動行為。因此，上拉和下拉數(shù)據(jù)是在緩沖器處于工作模式時獲得。

在模型中，這四個主要元素以電壓-電流(V-I)數(shù)據(jù)的形式表示，分別列在關(guān)鍵詞[Power Clamp]、[GND Clamp]、[Pullup]、[Pulldown]之下。I/O緩沖器的切換行為也以電壓-時間(V-t)的形式在模型中表示。

電壓-電流行為關(guān)鍵詞

?[Power Clamp]表示數(shù)字I/O引腳的功率箝位ESD保護二極管在高阻抗狀態(tài)期間的V-I行為，其相對于功率箝位基準電壓。

?[GND Clamp]表示數(shù)字I/O引腳的地箝位ESD保護二極管在高阻抗狀態(tài)期間的V-I行為，其相對于地箝位基準電壓。

?[Pullup]表示I/O緩沖器的上拉元件驅(qū)動高電平時的V-I行為，其相對于上拉基準電壓。

?[Pulldown]表示I/O緩沖器的下拉元件驅(qū)動低電平時的V-I行為，其相對于下拉基準電壓。

這些關(guān)鍵詞的數(shù)據(jù)是在-VDD至2×VDD的推薦電壓范圍內(nèi)和三個不同拐角（典型值、最小值和最大值）中獲得。典型值拐角表示緩沖器在標稱電壓、標稱工藝和標稱溫度下工作時的行為。最小值拐角表示緩沖器在最小電壓、最差工藝和最高工作結(jié)溫(CMOS)/最低工作結(jié)溫(BJT)下工作時的行為。最大值拐角表示緩沖器在最大電壓、最佳工藝和最低工作結(jié)溫(CMOS)/最高工作結(jié)溫(BJT)下工作時的行為。

對于引腳中掃過的每個電壓，測量其相應(yīng)的電流，從而獲得根據(jù)IBIS規(guī)范對緩沖器進行建模所需的電壓-電流行為。圖3顯示了三個拐角中獲得的這四個V-I曲線的波形例子。

切換行為

除了V-I數(shù)據(jù)之外，V-t數(shù)據(jù)表中還包括上升（低至高輸出轉(zhuǎn)換）和下降（高至低輸出轉(zhuǎn)換）波形形式的I/O緩沖器切換行為。此數(shù)據(jù)在輸出連接測得。使用的負載通常為50Ω，代表典型的傳輸線路特性阻抗。此外，使用輸出緩沖器實際驅(qū)動的負載仍然是最好的。該負載與系統(tǒng)中使用的傳輸線路阻抗相關(guān)。例如，如果系統(tǒng)將使用75Ω走線或傳輸線，則獲得V-t數(shù)據(jù)所使用的推薦負載為75Ω。

對于標準推挽式CMOS，建議在IBIS模型中包含四類V-t數(shù)據(jù)：

?上升波形，負載以VDD為基準

?上升波形，負載以地為基準

?下降波形，負載以VDD為基準

?下降波形，負載以地為基準

兩個上升波形包含在模型關(guān)鍵詞[Rising Waveform]之下。它描述當負載分別連接到VDD和地時I/O緩沖器的低到高輸出轉(zhuǎn)換。另一方面，模型關(guān)鍵詞[Falling Waveform]之下的兩個下降波形描述當負載同樣分別連接到VDD和地時I/O緩沖器的高到低轉(zhuǎn)換。應(yīng)當注意，由于輸出端連接有負載，輸出擺幅不會完全轉(zhuǎn)換。與電壓-電流行為一樣，電壓-時間數(shù)據(jù)也是在三個不同的拐角中獲得。這些轉(zhuǎn)換的例子如圖4所示。

在得到V-t表的同時，提取斜坡速率值。斜坡速率是電壓從一個狀態(tài)切換到另一個狀態(tài)的速率，取上升或下降轉(zhuǎn)換沿的20％至80％這一段。在IBIS模型中，斜坡速率以dV/dt比率的形式列在[Ramp]關(guān)鍵詞之下，通常顯示在V-t表之后。此值不包括封裝寄生效應(yīng)的影響，因為它僅代表內(nèi)在輸出緩沖器的上升時間和下降時間特性。

IBIS模型還包括一些數(shù)據(jù)手冊規(guī)格，仿真以此為基礎(chǔ)進行，例如工作電壓和溫度范圍、輸入邏輯電壓閾值、時序測試負載值、緩沖器電容和引腳配置。模型中還有集總RLC封裝寄生效應(yīng)，這在數(shù)據(jù)手冊中是找不到的，但對高速設(shè)計系統(tǒng)的走線仿真非常重要，因為這些寄生效應(yīng)會給仿真帶來負載效應(yīng)，從而影響通過傳輸線路的信號的完整性。

IBIS格式化

本節(jié)介紹第二階段，即構(gòu)建模型，也稱為IBIS格式化。收集所有必要的數(shù)據(jù)之后，現(xiàn)在可以創(chuàng)建模型。IBIS模型主要包括三部分：主要頭文件、元件描述和緩沖器模型。

主要頭文件包含有關(guān)該模型的一般信息。它指定以下內(nèi)容：

?IBIS版本

模型關(guān)鍵詞：[IBIS Ver]

這是模型所基于的版本。它告訴仿真器的解析器檢查程序，文件中會出現(xiàn)什么類型的數(shù)據(jù)；因此，它對判斷模型能否通過解析器檢查發(fā)揮著重要作用。

?文件名

模型關(guān)鍵詞：[File Name]

文件的實際名稱，應(yīng)為小寫形式，并使用正確的文件擴展名 .ibs。

?版本號

模型關(guān)鍵詞：[File Rev]

幫助跟蹤文件的修訂情況。

?日期

模型關(guān)鍵詞：[Date]

顯示模型的創(chuàng)建時間。

?注釋

模型關(guān)鍵詞：[Notes]

向客戶提供關(guān)于模型的參考信息，即數(shù)據(jù)是從仿真中獲得，還是從基準測量中獲得。

?來源

模型關(guān)鍵詞：[Source]

模型來自何處，或模型提供商是誰。

?免責(zé)聲明

模型關(guān)鍵詞：[Disclaimer]

?版權(quán)

模型關(guān)鍵詞：[Copyright]

請注意，主要頭文件下列出的前三項必須提供。其他項目不是必需的，但最好包括，以便提供有關(guān)該文件的其他細節(jié)。

作者簡介

Jermaine Lim于2014年10月加入ADI公司，擔(dān)任產(chǎn)品應(yīng)用工程師。從那時起，她對ADI公司的貢獻都集中在為各種ADI產(chǎn)品開發(fā)IBIS模型上。Jermaine畢業(yè)于Pamantasan ng Lungsod ng Maynila，獲電子工程學(xué)士學(xué)位。

Keith Francisco-Tapan于2012年3月加入ADI公司，擔(dān)任模擬設(shè)計工程師。她最初為各種ADI產(chǎn)品開發(fā)IBIS模型，并在ADGT掌握了模型開發(fā)能力。她現(xiàn)在有一個新的角色，擔(dān)任AMS設(shè)計驗證工程師。她畢業(yè)于Mindanao State University-Iligan Institute of Technology，獲電子工程學(xué)士學(xué)位。