在電路設(shè)計(jì)過程中，應(yīng)用工程師往往會忽視PCB的布局。通常遇到的問題是，電路的原理圖是正確的，但并不起作用，或僅以低性能運(yùn)行……你也碰到過嗎？在這篇文中，TI 應(yīng)用工程師TImothy Claycomb 將向您介紹如何正確地布設(shè)運(yùn)算放大器的電路板以確保其功能、性能和穩(wěn)健性↓↓↓

　　我與一名實(shí)習(xí)生最近在利用增益為2V/V、負(fù)荷為10k?、電源電壓為+/-15V的非反相配置OPA191運(yùn)算放大器進(jìn)行設(shè)計(jì)。圖1所示為該設(shè)計(jì)的原理圖。

　　圖1：采用非反相配置的OPA191原理圖

　　我指派實(shí)習(xí)生為該設(shè)計(jì)布設(shè)電路板，同時(shí)為他做了PCB布設(shè)方面的一般指導(dǎo)（即盡可能縮短電路板的走線路徑，同時(shí)將組件保持緊密排布，以減小電路板空間），然后讓他自行設(shè)計(jì)。設(shè)計(jì)過程到底有多難？其實(shí)就是幾個(gè)電阻器和電容器罷了，不是嗎？

　　圖2所示為他首次嘗試設(shè)計(jì)的布局。紅線為電路板頂層的路徑，而藍(lán)線為底層的路徑。

　　圖2：首次布局嘗試方案  當(dāng)時(shí)，我意識到電路板布局并不像我想象的那樣直觀；我應(yīng)該為他做一些更詳細(xì)的指導(dǎo)。他在設(shè)計(jì)時(shí)完全遵從了我們的建議，縮短了走線路徑，并將各部件緊密地排布在一起。但這種布局還可以進(jìn)一步改善，從而減小電路板寄生阻抗并優(yōu)化其性能。

　　我們所做的首項(xiàng)改進(jìn)是將電阻R1和R2移至OPA191的倒相引腳（引腳2）旁；這樣有助于減小倒相引腳的雜散電容。運(yùn)算放大器的倒相引腳是一個(gè)高阻抗節(jié)點(diǎn)，因此靈敏度較高。較長的走線路徑可以作為電線，讓高頻噪音耦合進(jìn)信號鏈。倒相引腳上的PCB電容會引發(fā)穩(wěn)定性問題。因此，倒相引腳上的接點(diǎn)應(yīng)該越小越好。

　　將R1和R2移至引腳2旁，可以讓負(fù)荷電阻器R3旋轉(zhuǎn)180度，從而使去耦電容器C1更貼近OPA191的正電源引腳（引腳7）。讓去耦電容器盡可能貼近電源引腳，這一點(diǎn)極其重要。如果去耦電容器與電源引腳之間的走線路徑較長，會增大電源引腳的電感，從而降低性能。

　　我們所做的另一項(xiàng)改進(jìn)在于第二個(gè)去耦電容器C2。不應(yīng)將VCC與C2的導(dǎo)孔連接放在電容器和電源引腳之間，而應(yīng)布設(shè)在供電電壓必須通過電容器進(jìn)入器件電源引腳的位置。

　　圖3顯示了移動(dòng)每個(gè)部件和導(dǎo)孔從而改善布局的方法。

　　圖3：改進(jìn)布局的各部件位置  將各部件移至新位置后，仍可以做一些其他改進(jìn)。您可以加寬走線路徑，以減小電感，即相當(dāng)于走線路徑所連接的焊盤尺寸。還可以灌流電路板頂層和底層的接地層，從而為返回電流創(chuàng)造一個(gè)堅(jiān)實(shí)的低阻抗路徑。   圖4所示為我們的最終布局。

　　圖4：最終布局 下一次當(dāng)您布設(shè)印刷電路板時(shí)，務(wù)必遵循以下布設(shè)慣例：

　　盡量縮短倒相引腳的連接。

　　讓去耦電容器盡量靠近電源引腳。

　　如果使用了多個(gè)去耦電容器，將最小的去耦電容器放在離電源引腳最近的位置。

　　不要將導(dǎo)孔置于去耦電容和電源引腳之間。

　　盡可能擴(kuò)寬走線路徑。

　　不要讓走線路徑上出現(xiàn)90度的角。

　　灌流至少一個(gè)堅(jiān)實(shí)的接地層。

　　不要為了用絲印層來標(biāo)示部件而舍棄良好的布局。

更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<