文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223702
引用格式： 袁金煥，王艷玲，孫麗娟，等. 基于CPS的微系統(tǒng)模塊DDR3信號PISI分析[J]. 電子技術應用，2023，49(11)：62-68.
【引言】
現(xiàn)有DDR3信號仿真方法，對簡單2D結構的PCB板來說，板材及結構單一，已形成很多成熟的規(guī)范及仿真指導方法。QJ3103A-2011印制電路板設計要求中對過孔及電流密度均有明確合格判定標準，在Mentor公司Hyperlynx和Ansys公司的Siwave軟件中也有成熟的仿真流程。然而，微系統(tǒng)模塊中采用新型材料以及復雜3D堆疊結構的TSV板、微模組、管殼。在一個封裝內通過基板互連成為一個完整的復雜功能芯片[1]，IC裸芯片管腳數目、基板上集成的裸芯片和無源元件越來越多，基板層數、布線密度、傳遞的信號頻率均迅速提升[2]。信號通路經過TSV轉接板的走線、TSV孔、焊球、管殼基板的走線、過孔、焊球，到另一個硅轉接板；模塊應用時還需要對外引出到達PCB板的走線、過孔和芯片；信號完整性仿真是一個發(fā)送芯片-信號通道-接收芯片的系統(tǒng)概念，微系統(tǒng)內分部件和PCB板要協(xié)同進行PISI仿真和優(yōu)化；并需要分析3D堆疊結構中提取S參數方可達到仿真精度的方法以及電源直流和交流分析的合格判定標準等。目前微系統(tǒng)模塊對PISI均無成熟的分析方法及判定標準。
本文提出基于CPS的微系統(tǒng)模塊DDR3信號電源完整性和信號完整性分析方法，能夠進行3D堆疊結構TSV硅基板、管殼、微模組分部件的仿真建模、疊層設置、Solder Ball參數設置；分部件電源PI的DC分析，并指出TSV板和管殼合并集成分析的優(yōu)點及判定依據；分部件結合PCB板基于CPS的AC低阻抗PDN的PI分析；微系統(tǒng)中從發(fā)送芯片-信號通道-接收芯片全鏈路DDR3信號SI分析。本案依據一款NOP微系統(tǒng)和測試PCB板進行詳細分析說明。
文章詳細內容下載請點擊：基于CPS的微系統(tǒng)模塊DDR3信號PISI分析AET-電子技術應用-最豐富的電子設計資源平臺 (chinaaet.com)
【作者信息】
袁金煥，王艷玲，孫麗娟，楊巧，殷麗麗
（西安微電子技術研究所，陜西 西安710065）