據(jù)韓聯(lián)社報道，三星電子在近日于美國硅谷舉辦的“2024年三星代工論壇”上公布了其未來半導(dǎo)體技術(shù)戰(zhàn)略，計劃于2027年引入尖端晶圓代工技術(shù)，推出兩種新工藝節(jié)點，以加強跨越人工智能（AI）芯片研發(fā)、代工生產(chǎn)、組裝全流程的“一站式”服務(wù)。
三星電子此次戰(zhàn)略調(diào)整，旨在通過封裝晶圓代工非內(nèi)存半導(dǎo)體和高帶寬內(nèi)存（HBM）的集成AI解決方案，研制出高性能、低能耗的AI芯片產(chǎn)品。據(jù)三星電子介紹，這一戰(zhàn)略的實施將使得從研發(fā)到生產(chǎn)的周期大幅縮短，與現(xiàn)有工藝相比，耗時可縮減約20%。
值得關(guān)注的是，三星電子計劃在2納米工藝中采用創(chuàng)新的背面供電網(wǎng)絡(luò)（BSPDN）技術(shù)（制程節(jié)點SF2Z）。這一技術(shù)將芯片的供電網(wǎng)絡(luò)轉(zhuǎn)移至晶圓背面，與信號電路分離，旨在簡化供電路徑，降低供電電路對互聯(lián)信號電路的干擾。此舉預(yù)計將顯著提升AI芯片的功率、性能和面積等關(guān)鍵參數(shù)，同時減少電壓降，從而提升高性能計算設(shè)計的性能。
此外，三星電子還計劃于2027年將光學(xué)元件技術(shù)運用于AI解決方案，為芯片帶來低能耗和高速數(shù)據(jù)處理性能。而在2025年，三星電子就將在4納米工藝中采用“光學(xué)收縮”技術(shù)（制程節(jié)點SF4U）進行量產(chǎn)，使得芯片尺寸更小、性能更佳。
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。