中文引用格式： 文永森，羅曦，杜映洪，等. 基于晶圓級技術(shù)的PBGA電路設(shè)計與驗證[J]. 電子技術(shù)應(yīng)用，2024，50(7)：55-58.
英文引用格式： Wen Yongsen，Luo Xi，Du Yinghong，et al. Design of PBGA circuit based on wafer level packaging technology[J]. Application of Electronic Technique，2024，50(7)：55-58.
引言
近年來，在“超越摩爾定律”的背景下[1]，以芯片與封裝協(xié)同開發(fā)的先進(jìn)封裝技術(shù)隨之誕生。其中，扇出型晶圓級封裝（FOWLP）技術(shù)以將多個芯片互連且形成系統(tǒng)級封裝為技術(shù)優(yōu)勢而備受關(guān)注。
國外已經(jīng)有對FOWLP技術(shù)的應(yīng)用，TSMC 和 Apple 公司在2016年首次在A7處理器上實現(xiàn)了FOWLP技術(shù)的應(yīng)用，在大幅度降低制造成本的同時，解決了模擬、電源等芯片混合封裝的問題[2]。Samsung公司在 2018年采用芯片后置的扇出封裝技術(shù)來制作重布線層（RDL）完成芯片間的互連，使多通道、多I/O的堆疊內(nèi)存芯片（HBM）突破內(nèi)存芯片的寬帶瓶頸[3]。
國內(nèi)技術(shù)起步較晚，依靠自主工藝能力，也有相應(yīng)的產(chǎn)品研究，李居強(qiáng)等人設(shè)計一款雙層晶圓級扇出封裝產(chǎn)品，在機(jī)電控制電路小型化領(lǐng)域中做出了一次創(chuàng)新[4]。王剛等人設(shè)計了一款天線-芯片一體化射頻產(chǎn)品，利用晶圓級封裝實現(xiàn)了天線與芯片的垂直布局與互連，為更高密度和更大規(guī)模的射頻電路提供了解決思路[5]。
晶圓級封裝技術(shù)在國內(nèi)雖然得到廣泛研究，但尚未制定統(tǒng)一的可靠性驗證標(biāo)準(zhǔn)[6]。因此，該類產(chǎn)品目前沒有被大規(guī)模運(yùn)用。相反，隨著國內(nèi)基板制造水平的提升，高多層、大尺寸等高難度樹脂基板已經(jīng)實現(xiàn)了規(guī)模化量產(chǎn)，高可靠性和低成本的制造環(huán)境為電路小型化提供了更多解決方案[7]。本文將在已有的晶圓級封裝芯片基礎(chǔ)上，使用FOWLP和芯片倒裝（FC）技術(shù)進(jìn)行有機(jī)基板封裝（PBGA）封裝，利用國內(nèi)成熟的封裝技術(shù)，在滿足性能指標(biāo)的同時，使產(chǎn)品達(dá)到交付使用的標(biāo)準(zhǔn)，也可為該類型電路的小型化設(shè)計與制造提供參考。
本文詳細(xì)內(nèi)容請下載：
http://m.jysgc.com/resource/share/2000006071
作者信息：
文永森，羅曦，杜映洪，劉勇，劉紹輝
（中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214035）
