面向芯片設計的Python系統級自動化工具開發
電子技術應用
陳三偉，李進財，張婷，邱丹，江林
中國電子科技集團公司第五十八研究所
摘要： 近年來，隨著技術的快速發展，芯片的功能日益復雜化，其集成度也在持續提升。芯片系統級設計成為了芯片開發中的關鍵環節，它要求將CPU、總線、存儲器以及各類外設等眾多子系統集成到一起，并確保這些不同的組件可以無縫通信和正確協同工作，系統頂層的集成工作非常繁瑣且易錯。為了減少傳統手動管理的方式帶來的效率低和風險高等問題，介紹了一種利用Python開發的自動化設計工具應用于系統集成的方式，并探討了該工具在自動化集成過程中所展現的顯著優勢。
中圖分類號：TN402 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.245084
中文引用格式： 陳三偉，李進財，張婷，等. 面向芯片設計的Python系統級自動化工具開發[J]. 電子技術應用，2024，50(10)：14-17.
英文引用格式： Chen Sanwei，Li Jincai，Zhang Ting，et al. Development of Python-based system-level automation tools for chip design[J]. Application of Electronic Technique，2024，50(10)：14-17.
中文引用格式： 陳三偉，李進財，張婷，等. 面向芯片設計的Python系統級自動化工具開發[J]. 電子技術應用，2024，50(10)：14-17.
英文引用格式： Chen Sanwei，Li Jincai，Zhang Ting，et al. Development of Python-based system-level automation tools for chip design[J]. Application of Electronic Technique，2024，50(10)：14-17.
Development of Python-based system-level automation tools for chip design
Chen Sanwei，Li Jincai，Zhang Ting，Qiu Dan，Jiang Lin
No.58 Research Institute of China Electronics Technology Group Corporation
Abstract： In recent years, with rapid development of technology, the functionality of chips has become increasingly complex and their integration levels have continuously risen. System-level design has emerged as a critical aspect of chip development, requiring the integration of numerous subsystems such as CPUs, buses, memory, and various peripherals. These different components must be seamlessly interconnected and work in concert, a task which is both tedious and prone to error at the system's top level. To reduce the inefficiencies and high risks associated with traditional manual management, this paper introduces an automated design tool developed using Python that is applied to system integration. It also explores the significant advantages presented by the tool during the automation of the integration process.
Key words : automated design；Python；chip；system-level design；tool development
引言
隨著技術進步，芯片設計的復雜度也在不斷增加，系統級設計逐漸成為非常關鍵的一環。在這個層面，設計人員需要詳盡考慮系統結構的層次性，數據流動的方向性，以及性能、功耗、面積等關鍵參數。這個設計過程不僅要求設計者具有高水平的技術能力，還需要良好的管理與團隊協作能力。設計完成后，下一步挑戰則是準確地將設計轉化為代碼。
如果一個系統擁有數十個子模塊，數百個IO（Input/Output）接口，再加上復雜多變的功能關系，如何將設計文檔中包含的規格書和表格轉換為代碼通常是一個具有挑戰性的任務。由于事情的規模一旦擴大，復雜度就會增加。細節的堆積，意味著疏漏的風險也會提高。我們意識到代碼實現過程中非常容易出錯，因此采用了加強檢查，諸如各種工具先語法檢查，接著系統驗證盡力覆蓋到各種場景。鑒于設計中的規模和錯誤具有一定的正相關性，高覆蓋率的檢查和驗證是任何項目都必需的。
系統頂層設計的多變性，例如可能需要進行分階段驗證，FPGA（Field Programmable Gate Array，現場可編程門陣列）原型驗證，需求可能會有變動，內部模塊或IP（Intellectual Property）可能會出現變動，IO復用方式可能需調整等，使系統級設計更具挑戰性。
本文詳細內容請下載：
http://m.jysgc.com/resource/share/2000006172
作者信息：
陳三偉，李進財，張婷，邱丹，江林
（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）
此內容為AET網站原創，未經授權禁止轉載。