中文引用格式： 黃健，王雪萍，陳誠(chéng)，等. 基于芯粒的Flash FPGA驅(qū)動(dòng)測(cè)試技術(shù)[J]. 電子技術(shù)應(yīng)用，2025，51(5)：1-4.
英文引用格式： Huang Jian，Wang Xueping，Chen Cheng，et al. Flash FPGA driver test technology based on chiplets[J]. Application of Electronic Technique，2025，51(5)：1-4.
引言
基于芯粒的閃存類現(xiàn)場(chǎng)可編程門陣列[1-5]（Flash Field Programmable Gate Array，F(xiàn)lash FPGA）具有高可靠性的特點(diǎn)，并與其他處理芯片組合形成完整的片上系統(tǒng)。由于其Flash存儲(chǔ)單元屬于非易失性存儲(chǔ)器（NVM），即使在斷電情況下，存儲(chǔ)的信息也不會(huì)丟失。從而Flash FPGA[6]在配置時(shí)間上比靜態(tài)隨機(jī)存取存儲(chǔ)器（Static Random-Access Memory，SRAM）FPGA[7]有顯著優(yōu)勢(shì)，能夠在電路上電后迅速進(jìn)入工作狀態(tài)。此外，F(xiàn)lash FPGA還通過(guò)單粒子加固[8-9]試驗(yàn)和總電離劑量驗(yàn)證，滿足空間環(huán)境中對(duì)單粒子的抗性要求，因此在航天航空領(lǐng)域的信號(hào)處理和控制應(yīng)用中得到了廣泛的應(yīng)用。
傳統(tǒng)Flash單元配置的測(cè)試通過(guò)外部燒錄器燒錄芯片的Flash單元，將配置完成的電路送回自動(dòng)測(cè)試設(shè)備（ATE）進(jìn)行參數(shù)驗(yàn)證。ATE測(cè)試驗(yàn)證完成后，電路通過(guò)燒錄器下載新的覆蓋碼。雖然這種可測(cè)性設(shè)計(jì)能夠保證測(cè)試覆蓋率，但在生產(chǎn)階段，這種方法會(huì)大大降低生產(chǎn)效率。
因此，實(shí)現(xiàn)在ATE[10]上對(duì)基于芯粒的Flash FPGA進(jìn)行在線配置，并壓縮ATE測(cè)試時(shí)間變得尤為關(guān)鍵。通過(guò)Flash單元配置與控制寄存器兩種配置方法對(duì)比，針對(duì)Flash FPGA的在線配置和測(cè)試優(yōu)化[11]，提出了一種基于芯粒的Flash FPGA驅(qū)動(dòng)測(cè)試技術(shù)。
本文詳細(xì)內(nèi)容請(qǐng)下載：
http://m.jysgc.com/resource/share/2000006516
作者信息：
黃健，王雪萍，陳誠(chéng)，陳龍
（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫 214000）
