基于FPGA的ZUC算法快速實現研究
電子技術應用
衛志剛1，李鑫1，高園2
1.鄭州信大捷安移動信息安全關鍵技術國家地方聯合工程實驗室；2.鄭州大學 數學與統計學院
摘要： 祖沖之（ZUC）算法是我國自主研發的商用序列密碼算法，已被應用于服務器實時運算和大數據處理等復雜需求場景，ZUC的高速實現對于其應用推廣具有重要的實用意義。基于此，針對ZUC適用環境的FPGA實現高性能要求，通過優化模乘、模加等核心運算，并采用流水化結構設計，在FPGA硬件平臺上實現了ZUC算法。實驗結果表明，ZUC算法核的數據吞吐量可達10.4 Gb/s，與現有研究成果相比，降低了關鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實現了良好的平衡，為ZUC算法的高性能實現提供了新的解決方案。
中圖分類號：TN918 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.256257
中文引用格式： 衛志剛，李鑫，高園. 基于FPGA的ZUC算法快速實現研究[J]. 電子技術應用，2025，51(10)：69-73.
英文引用格式： Wei Zhigang，Li Xin，Gao Yuan. Research on fast implementation of ZUC algorithm based on FPGA[J]. Application of Electronic Technique，2025，51(10)：69-73.
中文引用格式： 衛志剛，李鑫，高園. 基于FPGA的ZUC算法快速實現研究[J]. 電子技術應用，2025，51(10)：69-73.
英文引用格式： Wei Zhigang，Li Xin，Gao Yuan. Research on fast implementation of ZUC algorithm based on FPGA[J]. Application of Electronic Technique，2025，51(10)：69-73.
Research on fast implementation of ZUC algorithm based on FPGA
Wei Zhigang1，Li Xin1，Gao Yuan2
1.XinDaJieAn Mobile Information Security Key Technology National Joint Local Engineering Laboratory；2.School of Mathematics and Statistics， Zhengzhou University
Abstract： The ZUC algorithm is a commercial sequence cipher algorithm independently developed in China, which has been applied in complex scenarios such as real-time server computation and big data processing. The high-speed implementation of ZUC has important practical significance for its application promotion. Based on this, the ZUC algorithm was implemented on the FPGA hardware platform to meet the high-performance requirements of the ZUC applicable environment. By optimizing core operations such as modular multiplication and modular addition, and adopting a streamlined structure design, the ZUC algorithm was realized. The experimental results show that the data throughput of the ZUC algorithm core can reach 10.4 Gb/s. Compared with existing research results, it reduces the delay of critical paths, improves the operating frequency of the algorithm, and achieves a good balance between throughput and hardware resource consumption, providing a new solution for the high-performance implementation of the ZUC algorithm.
Key words : stream cipher；ZUC algorithm；optimal design；FPGA
引言
祖沖之序列密碼算法（ZUC）是我國自主研發的商用流密碼算法[1-5]。2011年，3GPP批準ZUC算法成為4G LTE國際密碼算法標準[6]。隨著ZUC算法在復雜信息場景的廣泛應用和發展，如何高效實現成為首先必須解決的問題。現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）因其可編程和成本低等特點，廣泛應用于密碼算法高速實現和ASIC方案驗證。目前眾多學者對ZUC算法的硬件高效實現進行了研究[7-17]，但隨著ZUC算法適應環境越來越復雜，進一步提高算法的效率勢在必行，ZUC算法的FPGA高速實現具有重要的實用意義。
綜上所述，本文針對ZUC算法的FPGA高速實現進行了研究。首先，優化了模加、模約減等關鍵運算步驟的硬件實現方案，其次，結合流水線策略進一步壓縮ZUC算法運算延遲，進而提升了工作頻率。最后，基于上述方案，在FPGA平臺上實現了ZUC算法的保密性計算[4]。實驗結果驗證了所提出方案的可行性、高效性。
本文詳細內容請下載：
http://m.jysgc.com/resource/share/2000006809
作者信息：
衛志剛1，李鑫1，高園2
（1.鄭州信大捷安移動信息安全關鍵技術國家地方聯合工程實驗室，河南 鄭州 450004；
2.鄭州大學 數學與統計學院，河南 鄭州 450001）
此內容為AET網站原創，未經授權禁止轉載。