引用格式：李斌，楊歡，李德陽,等. 基于CPU-FPGA協同架構的VoIP數據加密系統設計與實現［J］.網絡安全與數據治理，2025，44（10）：40-45.
引言
現代通信網絡的飛速發展深刻改變了信息交互模式。傳統電話網絡基于嚴格的時分復用(Time Division Multiplexing，TDM)機制構建，其核心問題在于帶寬利用率低下［1］。TDM要求為每個通話固定分配一條64 kb/s的信道，導致網絡必須承載大量靜默期服務(例如交談中的思考停頓、輪流講話間隙)，造成了顯著的帶寬資源浪費。近年來，IP語音(Voice over IP，VoIP)技術憑借其高效性在通信領域獲得了廣泛應用，其利用分組交換和模擬-數字轉換技術，能夠在僅需4.8 kb/s~8 kb/s的較低帶寬下，建立高質量的話音通道，相比于傳統TDM電話節省了大量帶寬資源，為用戶帶來了極大的便利，并推動了通信服務的普及和升級［2］。然而，VoIP基于開放的IP網絡傳輸語音數據包，其固有的開放性也引入了嚴峻的安全挑戰。隨著網絡電話的普及，針對VoIP通信的威脅日益凸顯，包括但不限于：通話內容竊聽、語音數據篡改、身份偽裝欺騙以及服務拒絕攻擊［3］。這些威脅不僅侵犯用戶隱私，也可能導致重要信息泄露或通信中斷，造成嚴重后果。在信息全球化和數據價值日益提升的今天，保障VoIP語音數據的機密性、完整性和實時可用性已成為通信安全領域的關鍵需求。特別是，實時語音通信對端到端延遲和語音質量有著嚴苛的要求,因此，開發能夠滿足高安全性與低處理延遲雙重目標的VoIP數據保護方案，具有重要的理論意義和實際應用價值。
當前，保障VoIP數據安全的主要技術路線包括：(1)軟件加密方案：在通用處理器CPU上運行加密算法。其優勢在于靈活性強、易于部署和更新。然而，純軟件方案在處理高吞吐量、低延遲的實時語音流時面臨巨大挑戰。復雜的加解密運算會顯著增加CPU負載，導致處理時延增大、抖動加劇，甚至可能因資源不足而丟包，最終嚴重劣化通話體驗質量(QoS/QoE)［4］。(2)專用硬件加密方案：采用專用集成電路(ASIC)實現加密功能。ASIC通常能提供極高的吞吐量和極低的固定延遲。但其主要缺陷在于缺乏靈活性和可重構性。一旦芯片設計完成，算法通常難以更新升級，且開發周期長、成本高，難以滿足VoIP快速演進的安全需求和多樣化的應用場景［5］。(3)基于FPGA的硬件加速方案：利用FPGA的并行處理能力實現加密加速。FPGA方案在性能和靈活性之間取得了一定平衡［6］，然而，現在許多FPGA加速方案未能充分考慮在完整VoIP終端或網關系統中，如何最優協調安全性、實時性(低延遲、低抖動)與資源(功耗、邏輯單元)消耗之間的關系。此外，如何高效管理CPU與FPGA之間的數據交互和控制，也是影響整體系統性能和復雜度的關鍵因素。綜上所述，現有VoIP數據安全方案在應對實時性、靈活性、系統集成度以及性能-資源平衡等方面仍存在明顯局限。亟需一種能夠有效協同高性能硬件加速與靈活軟件控制的新型架構，在確保強安全性的同時，嚴格滿足VoIP對低延遲和高語音質量的苛刻要求。
針對上述挑戰與需求，本文創新性地提出并實現了一種基于CPU+FPGA軟硬件協同處理架構的VoIP數據加密方案。本方案的核心思想在于根據任務特性進行合理的軟硬件功能劃分：CPU及其存儲模塊組成了主控調度單元，負責核心控制與調度功能，包括各類通信接口數據的解析與協議處理、系統資源的動態配置與管理，同時可根據命令類型，調度和控制算法運算單元的工作流程；FPGA作為算法運算單位的核心部件，利用其強大的并行處理能力和可重構特性，高效實現關鍵數據的加解密運算，其通過硬件邏輯直接處理實時捕獲的VoIP語音流，顯著提升處理速度并降低延遲。通過這種協同架構，本方案旨在深度融合軟件的靈活控制優勢與硬件的高效并行處理能力，突破純軟件方案在實時性上的瓶頸和純硬件方案在靈活性上的不足，最終實現在強安全保障下，對VoIP語音質量的有效維持。為驗證方案的有效性，本文搭建了專用的語音測試環境，采用主觀與客觀相結合的評價方法，對加密模塊的性能和通話質量影響進行了全面評估。
本文詳細內容請下載：
http://m.jysgc.com/resource/share/2000006825
作者信息：
李斌1，楊歡1，李德陽2，楊志明1，姬勝凱1
(1.中國電子信息產業集團有限公司第六研究所，北京100083；
2. 96901部隊，北京100094)
