??? 摘 要： 一種以DSP為主處理器、FPGA為協處理器、基于軟件無線電技術的新型TD-SCDMA移動終端" title="移動終端">移動終端開發平臺" title="開發平臺">開發平臺，闡述了主協處理器間數據傳輸速率對平臺性能的重要影響；根據TI公司的高性能低功耗TMS-320VC5510芯片的多通道緩沖串口" title="串口">串口(McBSP)協議，采用Verilog HDL語言在Xilinx公司的Virtex-II 系列FPGA芯片內成功模擬出一個McBSP接口，實現了平臺中大容量FPGA與高性能DSP之間的高速串行數據傳輸，并對接口進行了優化。
??? 關鍵詞： 軟件無線電? 多通道緩沖串口? TD-SCDMA? TMS320VC5510? FPGA

?

??? 軟件無線電技術是當今計算技術、超大規模集成電路和數字信號處理技術在無線電通信中應用的產物。其基本原理是將寬帶A/D和D/A轉換器盡可能地靠近天線，從而以軟件方式來代替硬件實施信號處理。采用軟件無線電的優越性在于：基于同樣的硬件環境，采用不同的軟件就可以實現不同的功能。它增加了系統靈活性，同時減小了制造成本，已經迅速成為商用無線領域的事實標準，并在第三代移動通信系統得到了廣泛應用。
??? 作為IMT-2000的三個主流標準之一，TD-SCDMA標準要求軟件無線電完成接收信號經A/D轉換后的數據解調、濾波、基帶信號處理等任務，這其中包括了聯合檢測、viterbi譯碼、Turbo譯碼等復雜的算法，這些任務無一不涉及到其巨大的運算量。以目前的硬件處理速度來看，僅靠DSP來完成上述功能是不可能的。因而在應用中，一般由FPGA完成需要快速和較為固定的運算，由DSP完成靈活多變和運算量較大的任務^[1]。基于以上分析，設計了以DSP+FPGA為信號處理核心的基于“軟件無線電”技術的新型TD-SCDMA移動終端開發平臺，這種開發平臺將會為TD-SCDMA移動終端的最終量產打下堅實的基礎。
1 基于軟件無線電技術的TD-SCDMA移動終端開發平臺
??? 基于軟件無線電技術的新型TD-SCDMA移動終端開發平臺，是以RF器件、A/D器件、大容量FPGA、高速DSP、高性能ARM為基礎，以軟件為核心；它既兼顧速度和靈活性，又具有較強的通用性，支持在同一種標準增強版本之間的移植，并能夠支持完全不同的標準，有助于系統的升級和多模運行。
??? 這類終端開發平臺中，A/D轉換器完成模擬信號到數字信號的轉換；ARM作為主控制器，完成與微機接口、處理通信協議和其他相關的應用協議、協調并控制各個處理器之間、外設接口之間的工作等；由FPGA芯片完成并行處理數據量大、重復性強、速度要求高的數字信號；而DSP芯片實現系統控制和配置功能，充分發揮其尋址方式靈活、通信機制強大的優點。從DSP的角度來看，可編程邏輯器件FPGA相當于協處理器；DSP通過本地總線對FPGA進行配置、參數設置及數據交互，實現軟硬件之間的協同處理。移動終端開發平臺的接收部分模型如圖1所示。

?

?

??? 開發平臺中DSP芯片采用TI公司的TMS320VC55510，這是一種定點DSP，其CPU的主時鐘工作在160MHz或200MHz，具有高達400MIPS的處理能力。FPGA芯片采用Xilinx公司的200萬門Virtex-II系列器件XC2V2000；它采用0.15μm工藝設計、8層金屬工藝；其內部時鐘頻率可達到420MHz，輸入輸出速率可達840MHz。有56個有符號乘法運算、速率可達140MHz的18位×18位的二進制乘法器。利用這些乘法器進行讀取/相乘/累加的多次迭代操作，可實現高速和高效的DSP濾波器結構，例如，設計一個1024點的FFT延時小于1.0μs^[2]。
??? 從圖1中可以看出，聯合檢測是由FPGA和DSP共同完成的。這是因為在聯合檢測中，必須進行FFT運算和解線性方程組，而這又需要采用Cholesky分解、QR分解和奇異值分解函數；而且在接下來的傳輸信道反向基帶處理過程中，Viterbi譯碼和Turbo譯碼部分的計算量非常大；在DSP中實現時，這些功能會占用較大的帶寬，并且會很快耗盡DSP資源；而FPGA可以大量用于卸載這些功能，釋放DSP帶寬以處理其他功能。
??? 可見，FPGA和DSP各自要實現的功能決定了它們之間的數據傳輸接口必須要有很高的效率。綜合考慮TMS320VC5510芯片的各種接口性能后，平臺采用McBSP2接口與FPGA傳輸數據。因此，必須參照芯片的數據手冊中對McBSP2 串口的描述，在FPGA端模擬一個McBSP2串口，才能順利實現數據的傳輸。
2 McBSP接口概述^[3][4]
??? TMS320VC5510芯片有三個高速、全雙工多通道緩沖串口McBSP(Multichannel Buffered Serial Port)串口。McBSP串口從標準同步串口基礎上擴展而來，它能提供強大的同步串口通信機制，速率可達100Mbps。其主要功能如下：
??? (1)接收和傳送各個獨立的時鐘和幀資源；
??? (2)128個通道供接收和傳送使用；
??? (3)多通道選擇模式可以激活或屏蔽每一個通道上的塊傳送功能；
??? (4)能夠與工業標準的解碼器、模擬接口芯片（AICS）和其他串行A/D和D/A設備直接連接；
??? (5)支持外部時鐘和幀同步" title="幀同步">幀同步信號；
??? (6)可配置采樣速率發生器，通過參數控制時鐘和幀同步信號；
??? (7)可配置幀同步信號和時鐘信號的極性；
??? (8)傳輸的數據長度可為8位、12位、6位、20位、24位、32位；
??? (9)A律和μ律的壓縮擴展；
??? (10)與T1／E1、SPI、AC97、I²C等直接接口。
??? McBSP包括一個數據流路徑和一個通過6個引腳連接到外部器件的控制路徑。這6個引腳分別是：DX（數據發送）、DR（數據接收）、CLKX（發送時鐘）、CLKR（接收時鐘）、FSX（發送幀同步）、FSR（接收幀同步）。
??? 有效的數據經McBSP串口通過DR和DX引腳傳輸到外部設備，同步控制信號則由CLKX、CLKR、FSX、FSR引腳實現。圖2中簡要畫出了McBSP發送/接收的基本時序。

?

?

??? 由圖2可知：當一個幀同步脈沖到達時，McBSP插入適當的數據延遲（圖2為1位延遲），D(R/X)引腳便開始移出數據；在DR或DX引腳上的數據是一次一位傳送的，每個位的傳送時間是在時鐘信號的上升沿或下降沿；本模塊中的時鐘信號由DSP芯片提供。此外，在收發通道上還有一個數據壓擴器，可以把數據按μ律或A律壓縮后再發送，接收時再對應地進行擴展。數據壓擴器是可選項，可根據開發平臺需要選取，模擬接口中并沒有涉及。
??? 由于McBSP串口的引腳DR和DX都有緩沖寄存器，幀同步信號FSX、FSR，時鐘信號CLKX、CLKR均具有可編程性，所以DSP芯片的McBSP串口非常靈活。因此，設計中可以先對FPGA編程，然后根據所產生的數據發送和接收波形的特點。對DSP芯片的McBSP串口編程，使其與FPGA的波形相匹配。
3 FPGA內部McBSP接口實現
3.1 McBSP接口設計
??? 此設計中取字長為32，字長小于16的程序設計與此有少許差異。
??? 當FPGA為接收端時，其CLKR（接收時鐘）、FSR（接收幀同步)信號由DSP提供；DR引腳接收到數據位后存入一個16位的移位寄存器" title="移位寄存器">移位寄存器，此時字長計數器開始計數；當計數長度達到16后，表明移位寄存器已滿，并將其中的數據復制到一個32位的緩沖寄存器的高16位中；DR引腳繼續接收數據，當計數長度達到32時，將移位寄存器中的數據復制到緩沖寄存器的低16位中；字長計數器歸1，幀長計數器開始計數；在邏輯控制電路作用下，將緩沖寄存器中的數據輸出到子幀緩存器FIFO中等待進一步處理。以上步驟重復進行，就實現了DSP與FPGA之間的高速數據通信。上述功能實現并不困難，難點在于在數據傳輸過程中必須嚴格注意時序，在狀態轉換過程中不能出現數據丟失和重傳現象，以及對于不期望出現的幀同步信號要有抗干擾功能；在此基礎上優化算法，提高數據傳輸速率，降低資源消耗。
??? 當FPGA為發送端時，CLKX(發送時鐘)由DSP提供，而FSX（發送幀同步）信號由FPGA提供。數據傳輸過程和接收過程類似，只是數據傳輸方向相反。
??? 以上的數據傳輸過程如圖3所示。

?