當(dāng)前，無論在軍事還是民用方面，對(duì)于數(shù)字信號(hào)處理的實(shí)時(shí)性、快速性的要求越來越高。可編程邏輯器件（PLD）由于在速度和集成度的飛速提高，越來越多的電子系統(tǒng)采用可編程邏輯器件來實(shí)現(xiàn)數(shù)字濾波。
Altera公司的FLEX10K是工業(yè)界第一個(gè)嵌入式的PLD，具有高密度、低成本、低功率等優(yōu)點(diǎn)。器件的主要結(jié)構(gòu)特點(diǎn)是除主要的邏輯陣列塊（LAB）之外，首次采用了嵌入陣列塊（EAB）。每個(gè)陣列塊包含8個(gè)邏輯單元（LE）和一個(gè)局部互連。一個(gè)LE又由四輸入查找表（LUT）、一個(gè)可編程寄存器和專用的載運(yùn)和級(jí)聯(lián)功能的信號(hào)通道所組成。
在FLEX10K器件中，把每一組邏輯單元（8個(gè)LE）組成一個(gè)邏輯陣列塊（LAB），所有的邏輯陣列塊（LAB）排成行和列。在一行里還包含一個(gè)單一的EAB。多個(gè)LAB和多個(gè)EAB采用快速通道互相連接。
嵌入式陣列塊（EAB）是FLEX10K系列器件在結(jié)構(gòu)設(shè)計(jì)上的一個(gè)重要部件。它是一個(gè)輸入端口和輸出端口都帶有寄存器的一種靈活的RAM塊，嵌入陣列塊（EAB）組成的規(guī)模和靈活性對(duì)比較多的內(nèi)存是適宜的。功能包括乘法器、向量的標(biāo)準(zhǔn)和誤差矯正電路等。在應(yīng)用中，這些功能又能夠聯(lián)合完成數(shù)字濾波器和微控制器的功能。
采用可編程的帶有只讀平臺(tái)的嵌入陣列塊（EAB）在配置期間可執(zhí)行邏輯功能并建立一個(gè)大的查找表（LUT），在這個(gè)查找表里用查找的結(jié)果執(zhí)行組合邏輯函數(shù)，而不用計(jì)算它們。顯然，用這種組合邏輯函數(shù)執(zhí)行比通常在邏輯里應(yīng)用算法執(zhí)行要快，而且專用EAB容易應(yīng)用，并且快速提供可能預(yù)測(cè)的延遲。
本文介紹了應(yīng)用Altera 公司的FLEX10K系列CPLD快速完成卷積的方法實(shí)現(xiàn)有限沖激響應(yīng)(FIR)濾波器的設(shè)計(jì)。
查表法實(shí)現(xiàn)卷積運(yùn)算方法
有限沖激響應(yīng)（FIR）濾波器的基本結(jié)構(gòu)如是一個(gè)分節(jié)的延時(shí)線，把每一節(jié)的輸出加權(quán)累加，得到濾波器的輸出。數(shù)學(xué)上表示為：
結(jié)構(gòu)如圖1所示。它由用一條均勻間隔抽頭的延遲線上對(duì)抽頭信號(hào)進(jìn)行加權(quán)求和構(gòu)成。
根據(jù)上式，可以看出FIR數(shù)字濾波器涉及到大量的卷積運(yùn)算，使用常規(guī)硬件實(shí)現(xiàn)時(shí)會(huì)占用大量的資源。通過充分利用FLEX10K系列芯片所具有的查表結(jié)構(gòu)，將卷積運(yùn)算轉(zhuǎn)化為查表移位求和來實(shí)現(xiàn)。例如：對(duì)于式
y = [ x(1) h(1) ]+[ x(2) h(2) ]+[ x(3) h(3) ] + [ x(4) h(4) ] （1）
假設(shè)x和h 都是無符號(hào)整型二進(jìn)制數(shù)，寬度兩位，取值兩位如下：
h（1）= 01，h（2）= 11 ，h (3）= 10， h（4）= 11
x（1）= 11，x（2）= 00， x (3）= 10， x（4）= 01
從圖2可以看到式（1）運(yùn)算的實(shí)現(xiàn)。中間數(shù)據(jù)p1(n)中的4個(gè)數(shù)據(jù)實(shí)際上是乘數(shù)x(n)的最低位比特與h(n)相乘的結(jié)果，并且該值不是0就是h(n)。進(jìn)一步考慮，中間數(shù)據(jù)p1和p2的值，既“100”和“011”是由不同的h(n)之和構(gòu)成，而對(duì)h(n)的選擇是由乘數(shù)x(n)的相同位的比特決定的。例如上圖x(n)的最低位為1001，則p1的值為h(1) + h(4)；其高位為1010，則p1的值為 h (1) + h(3)。因此利用Altera公司FLEX器件中的查找表（LUT）結(jié)構(gòu)，預(yù)先將h(n)的各種組合存入查找表，則上例中的原需4次乘法 和3次加法的卷積運(yùn)算轉(zhuǎn)化為1次加法。圖3顯示了用查找表實(shí)現(xiàn)該例的結(jié)構(gòu)。
用查表法實(shí)現(xiàn)卷積運(yùn)算時(shí)，有并行和串行兩種結(jié)構(gòu)。圖3中為并行結(jié)構(gòu)，其中兩個(gè)LUT是完全相同的。在并行結(jié)構(gòu)中，LUT的數(shù)量根據(jù)x(n)的數(shù)據(jù)寬度決定。一位對(duì)應(yīng)一個(gè)LUT，這樣速度達(dá)到最大，在FLEX10K的結(jié)構(gòu)中提供了兩條專用數(shù)據(jù)通道，即進(jìn)位鏈和級(jí)聯(lián)鏈，通過級(jí)聯(lián)鏈相鄰的LUT可以用來并行計(jì)算函數(shù)的各個(gè)部分。
利用FLEX10K芯片實(shí)現(xiàn)FIR數(shù)字濾波器
FELEX10K系列芯片具有查找表結(jié)構(gòu)，利用其實(shí)現(xiàn)采用全局并行的FIR數(shù)字濾波器，也即將輸入x(n) 經(jīng)過不同的延遲后同時(shí)進(jìn)行處理。
FIR數(shù)字濾波器的層次結(jié)構(gòu)圖如圖4所示：
控制器模塊（contr）的作用是產(chǎn)生控制信號(hào)對(duì)延遲、并串轉(zhuǎn)換、抽頭系數(shù)、移位相加模塊進(jìn)行控制，以使它們按一定的形式組合在一起實(shí)現(xiàn)濾波器功能。控制器模塊在接收到A/D轉(zhuǎn)換結(jié)束信號(hào)后，依次產(chǎn)生移位寄存器使能信號(hào)、并行到串行轉(zhuǎn)換的裝入信號(hào)、移位相加的裝入信號(hào)、加減控制信號(hào)和濾波結(jié)果輸出信號(hào)等各種控制信號(hào)，使上述各個(gè)模塊按照一定的時(shí)序進(jìn)行操作，從而完成濾波功能。時(shí)延環(huán)節(jié)模塊（shift-reg）的作用為使A/D轉(zhuǎn)換后的數(shù)據(jù)通過不同的觸發(fā)器，進(jìn)而產(chǎn)生不同的延遲。并/串轉(zhuǎn)換模塊（p-s-ff）的作用是將通過時(shí)延模塊產(chǎn)生的不同延遲分別同時(shí)轉(zhuǎn)換為查找表的串行地址，提供給抽頭系數(shù)模塊。抽頭系數(shù)模塊（sub-rom）將抽頭系數(shù)的各種組合固化在ROM中。它的地址輸入端接收并/串轉(zhuǎn)換模塊的串行輸出，然后查表得到卷積的中間數(shù)據(jù).。移位相加模塊通過將中間數(shù)據(jù)移位相加而實(shí)現(xiàn)兩個(gè)數(shù)相乘的功能。