1  TDR原理
    TDR測試方法中，沿信號通路傳輸高速信號邊沿，并觀察其反射信號。反射能夠說明信號通路的阻抗以及阻抗變化時信號延時的變化，TDR測試的簡單示意圖如圖1所示。

2  儀器和評估板
    為了測量納秒級的延時,需要非常快的脈沖發生器、高速示波器以及高速探頭。我們也可以利用具有TDR測量功能的Tektronix 8000系列示波器(TDS8000、CSA8000或CSA8200)，配合80E04 TDR采樣模塊使用。本文采用MAX9979EVKIT(評估板)、Hewlett Packard 8082A脈沖發生器和TDS8000/80E04進行演示。圖2所示為MAX9979EVKIT部分電路。可以選擇使用任何具有TDR功能的高速示波器和任何高速差分脈沖發生器，同樣能夠獲得相似結果。

    分析中將進行以下測量：
    (1)從PCB的SMA邊緣連接器DATA1/NDATA1 SMA至MAX9979 IC輸入引腳DATA1/NDATA1的延時。
    (2)從MAX9979的DUT1 (被測件)輸出通過SMA連接器J18的延時。
    (3)連接DUT1輸出至CSA8000測試電纜的延時。
    (4)從DATA1/NDATA1輸入至DUT1輸出，通過電纜到達CSA8000的總延時。
    (5)最后，計算MAX9979的實際延時。
3  DATA1/NDATA1輸入建模
　由于人們對TDR響應比較困惑，首先利用SPICE仿真器構建輸入延時的模型。然后將仿真結果與實際測量進行比較，參見圖3。其中：

    (1) PCB引線設定為6 in(1 in=25.4 mm)長，阻抗為65 Ω。實際上，這是DATA1/NDATA1 PCB引線的真實阻抗。理想情況下為50 Ω，但從TDR測量結果將會看到該值為63 Ω。
    (2) NDATA1輸出端接至地。由于DATA1和NDATA1對稱，而且距離MAX9979引腳的長度相同，所以僅測量DATA1的PCB引線。
    (3) 對信號發生器的12 in電纜進行建模，但實際傳輸延時測量證明并不需要這一建模。
4 DATA1/NDATA1輸入仿真
    圖4所示為TPv3的SPICE仿真波形,為在MAX9979EVKIT DATA1輸入采集到的數據。

    從圖4數據可以得出以下幾點結論：
    (1)輸入信號為階躍函數。這次仿真中，階躍幅度為0.5 V。以此模擬CSA8000產生的TDR信號。
    (2)時間代表模型中不同單元的延時：
    ①第1級表示發生器的12 in電纜。延時大約為3 ns，是實際延時的兩倍。實際電纜延時為1.5 ns。
    ②第2級表示DATA1 PCB引線。延時大約為2 ns，PCB延時為該值的一半，或1 ns。
    ③其他延時為脈沖通過DATA1 PCB引線的反射。
    (3)Y軸反映了不同元件的阻抗，單位為伏特，可轉換為阻抗。
    (4)X軸為單次輸入階躍信號造成的模擬信號的反射,參照圖1對信號進行比較。這些信號的長度代表通過不同元件的延時。
5 MAX9979的傳輸延時測量
    按照以下6個步驟進行傳輸延時測量。
5.1 測量連接DUT1節點到CSA8000垂直輸入的2 in長SMA電纜的延時
    2 in SMA電纜的CSA8000 TDR如圖5所示。

    測量時需注意：
    (1)將2 in長SMA-SMA電纜連接至80E04 TDR模塊的一路輸入，另一端保持開路。
    (2) 利用TDR的下拉菜單進行測量。
    (3) 注意，這看起來很像圖1中的“OPEN”示例。此處測得的延時為804 ps，由于是兩倍的電纜延時，所以電纜延時為402 ps。
    (4)還需注意的是,第2級階躍實際為頂部和底部之間的一半。根據TDR原理，表示2 in長度電纜實際阻抗為50 Ω。
    (5)這條2 in電纜是測量延時的通路之一。
5.2 測量DATA1輸入信號的PCB引線延時/阻抗
    從該數據可以獲得以下幾項信息：
    (1) 圖6與圖4中的仿真曲線相同，這證明了模型的準確性。

    (2)光標用于測量線路阻抗。第1級階躍為49.7 Ω，代表CSA8000電纜。與預期結果一致。
    (3)第二光標顯示97.8 Ω,為MAX9979內部DATA1/NDATA1兩端的100 Ω電阻(參見圖3)。與預期結果一致。       (4)第2級階躍阻抗不是50  Ω。這一級為DATA1 PCB阻抗，大約為63 Ω。這意味著DATA1和NDATA1的PCB引線不是我們所希望的50 Ω。
    (5)大幅值為150 Ω,是額外的50 Ω電纜和100 Ω電阻，只存在于第3級反射。
　 該測量可以簡化為：
    (1)將12 in SMA電纜的一端連接至CSA8000。將電纜另一端連接至MAX9979EVKIT的DATA SMA輸入連接器。
    (2)將NDATA1的SMA連接器通過SMA接地，從圖3可以看出這一點。12 in SMA電纜的長度與延時測量無關，但應盡可能短。
    (3)無需對MAX9979EVKIT供電。該測量針對焊接到電路板上的MAX9979進行，但不需要上電。有些用戶更喜歡使用沒有焊接器件的電路板進行測量。斷開MAX9979將產生更清晰的3級階躍信號，仿真圖1中的“OPEN”狀態。兩種配置下，實際延時測量結果相同。
　圖7所示，測量第2級階躍—DATA PCB引線延時。  

   注意：
   (1) 第1級階躍為電纜，本文對其延時并不感興趣。
   (2) 測量值為1.39 ns，PCB延時為該值的一半，或為0.695 ns。這一延時確實大于模型的延時，但本文僅利用模型估算延時加以比較。
　測量在信號的傾斜沿進行。這些傾斜沿代表電路板SMA和MAX9979 DATA1引腳的電容效應。因此，在這些傾斜沿之間進行測量能夠確保測試結果包含了SMA和PIN延時。還需注意的是，波形中存在凸峰，這是SMA連接器與電路板之間的電感產生的。由此，需要在凸峰之前進行測量，以確保獲取完整的電路板延時。進一步的TDR測量讀數將突顯這些電容和電感造成的傾斜沿和凸峰。
5.3 測量DUT1輸出信號的PCB引線延時/阻抗
　圖8所示示波器波形是采用與圖6、圖7相同的設置產生的。現在采用一條2  in長SMA電纜連接CSA8000 80E04模塊和MAX9979EVKIT的DUT1 SMA。

    注意：
    (1) 第1級階躍表示2 in電纜。TDR信號為0.5 V，第1級階躍為250 mV。說明電纜的阻抗為50 Ω，與預期情況一致。
    (2) DUT1延時是在兩個傾斜沿之間進行測量得到的，與上述DATA1測量說明相同。然而，需要注意的是：這些傾斜沿之間的電平同樣為50 Ω。該值表明較短的DUT1 PCB金屬線非常接近于理想的50 Ω。
    (3) 從上述內容得到DATA1引線阻抗為63 Ω，DUT1節點阻抗為50 Ω。這意味著DATA1輸入的金屬線寬比DUT1輸出的線寬窄。理想情況下，它們應該相同。TDR測量發現了這一差異，這不一定是系統錯誤。DUT1引線阻抗稍高是由于較窄的金屬線造成的，但它同時也減小了DATA1金屬線的電容。數據線是最長引線，為了保證最寬頻帶的要求，該電容應盡量小。
    (4) DUT1的PCB延時很難測量，其阻抗與電纜相同。如果MAX9979沒有焊接到電路板上，將看到“開路”狀態的三級階躍信號。但是，在焊接了MAX9979的條件下仍然可以測量到這一延時。通過檢查電容效應產生的傾斜沿，可以看出SMA連接器在電路板的焊接位置以及MAX9979 DUT1引腳的位置。同樣可以通過查看SMA連接器電感產生的凸峰，確認它處于兩個傾斜沿之間。解決了這些問題，可以測得延時為360 ps，將該值減半，得到實際DUT1 PCB電路板的延時，該延時為180 ps。
5.4  測量CSA8000的基線延時
　　圖9所示，C1和C2是2個互補PECL信號，幅值大約為450 mV。這些DATA1和NDATA1信號直接由外部的信號發生器產生，送入CSA8000輸入。采用CSA8000的20 GHz采樣探頭，從該數據可得出以下結果：

    (1)M1是差分信號C1-C2的數學計算值,幅值為900 mV，10%/90%上升和下降時間接近于700 ps。這意味著DATA1/NDATA1信號上沒有任何干擾。
    (2)對Crs或M1差分信號的過零點進行測量，測得數據為29.56 ns。觸發示波器，本文僅關注這些過零點中的一個。給MAX9979上電，然后測量相同過零點，因為它是通過整個電路板的延時。
    (3)該延時還包括兩條輸入電纜的延時，因為這些電纜也被用于測量通過電路板的信號延時，其延時相互抵消。盡管如此，最好還是使用盡可能短的電纜，只是該延時對傳輸延時測量并不重要。
5.5 MAX9979EVKIT上電
    將DATA1和NDATA1信號連接至已上電的MAX9979EVKIT的DATA1/NDATA1輸入。使用與第4步相同的電纜。按照傳輸延時測量技術資料的規定，將MAX9979設置為規定的0 V~3 V信號，并將輸出端接至50 Ω。本例中，50 Ω負載為CSA8000輸入，從圖10獲得的數據點顯示：
    (1)當前的輸出信號幅值為0 V~1.5 V，與預期情況一致，由于50 Ω負載的存在而被除以2。
    (2)上升和下降時間完全在MAX9979的技術指標范圍內。由此，可以確認由干凈、有效的DATA1/NDATA1驅動產生完好、干凈、有效的輸出。
    (3)CSA8000保持與第5步相同的設置，觸發方式與第4步相同。可以看到過零點為33.77 ns。

5.6 計算MAX9979的傳輸延時
    通過MAX9979EVKIT的總延時為：
    33.77 ns-29.56 ns=4.21 ns
    計算測量結果：
    (1)減去0.695 ns的DATA1 PCB引線延時,所得延時為3.515 ns。
    (2)減去0.18 ns的DUT1 PCB引線延時，所得延時為3.335 ns。
    (3) 減去CSA8000的2 in電纜延時,該延時為402 ps，所得延時為2.933 ns。
　　MAX9979技術指標中，這種配置下的標稱延時為2.9 ns。這里，可以得到焊接了MAX9979的評估板的延時為2.933 ns，非常接近于預期值。
    以上分析表明，利用TDR測量傳輸延時具有以下優勢：
    (1) 傳輸延時測量結果非常準確。
    (2) 無需有源探頭(避免由此引入的不準確性)。
    (3) 簡單技巧可用于絕大多數傳輸測量。
    (4) 阻抗測量保證正確的連接器和PCB引線阻抗。
    (5) 利用TDR信號能夠分析信號通路的附加電容和電感，必要時可作為重新設計的反饋信息。
    (6) 簡化模型和仿真工具確保獲得正確結果，并可驗證測量配置。
    (7) 采用良好的測試方法測量關鍵指標。
　　隨著信號速率的提高，時序測量的誤差和錯誤會造成不正確的電路規劃、器件選擇及系統設計。高速測量中保持良好的方法能夠避免亡羊補牢造成的損失。本文著重強調了這些良好的設計習慣。