4G基礎設施打破傳統架構
如今，運營商已開始謀劃向4G網絡遷移，來解決數據擁塞以及服務質量下降的問題。而4G面臨的首要問題可能就是架構問題，它要突破現有無線通信基礎架構拓撲所遇到的瓶頸。
現階段無線通信基礎架構采用傳統或更大的宏蜂窩架構，但這種架構已被證實無法滿足持續增長的數據需求，因為宏基站架構的頻譜利用率隨著用戶數的增長而逐步降低，難以徹底解決室內網絡覆蓋問題。而且，功率和輻射量監管也限制了傳統宏蜂窩網絡的發展空間。因此，更多的運營商開始傾向于異構分層的方式，即微蜂窩集群的方式，這一方式可以以更低的成本解決宏蜂窩遇到的難題。
例如，日本地區iPhone的運營商軟銀就通過免費發放100萬個毫微微基站來解決網絡擁塞和服務質量下降這些令人頭痛的問題。而這些毫微微基站每個的成本是150美元。預計未來兩年以內，毫微微基站的單元數可以達到2000萬到5000萬。可以看出，毫微微基站市場的增速是非常快的。
傳統PHY層芯片方案難以為繼
由于4G要滿足用戶大數據量處理需求，因此微基站、微微基站和毫微微基站的數量將大幅度增長。在每個基站中，最核心的部分是一個物理層(PHY)引擎，負責數字基帶處理。從2G到4G，PHY層的架構幾經改變。
在2G語音時代，由于數據處理量有限，當時PHY層采用ASIC或FPGA就可以完成數字基帶的處理任務。在2.5G時代，有少量無線數據需求，PHY層采用“FPGA+單核DSP”共同完成數字基帶的處理任務。在3G時代，由于PHY層對處理性能的提高，采用了“大型FPGA+多核DSP”。而在3.5G和未來4G時代，將采用“超大型FPGA+標準多核DSP陣列”；由于4G需要高帶寬，一般需要30個到40個DSP，但性能仍然不夠，還需要FPGA來加速。這種方案的成本、功耗和可擴展性都已經面臨巨大挑戰。
在這一市場上，目前德州儀器和飛思卡爾是主要的供應商。其中，TI占據80%的市場份額，飛思卡爾占據剩余的20%。但隨著PHY層方案的重新規劃，預計會有更多芯片廠商介入，提出更多的概念、方法來降低成本。而大多數廠商都希望簡化PHY層方案，而發展的方向都是集成度較高的SoC方案。
多廠商瞄準4G PHY層芯片
德州儀器和飛思卡爾都意識到，目前DSP架構已經走到盡頭，正在重新設計DSP架構以打破僵局。
例如，德州儀器研發了新的多內核架構KeyStone，該架構最大的改善是帶寬加寬了，具有多層處理單元。同時，德州儀器基于該新架構推出了TCI 6616芯片，這是德州儀器支持基站應用的第五代芯片。它的性能比現有德州儀器的芯片高出兩倍以上，定義了軟件無線電物理層標準，增加了很多協處理器，支持Turbo編碼、Turbo解碼、干擾消除、下載、FTT/DFT等，可同時支持網絡處理，不需要FPGA，也不需要ASIC，實現從L1、L2到L3的全線處理。目前TCI6616已經提供樣片，明年第一季度量產，中國設備制造商正在評估。
而這僅僅是德州儀器的一個“趟路”性質的產品。“我們目前有很大一部分力量在看微蜂窩、微微蜂窩和毫微微蜂窩。”德州儀器DSP產品業務拓展經理丁剛說，“我們專門針對這個市場進行細分，把產品慢慢細分。”
據丁剛介紹，德州儀器目前是幾顆芯片打天下，客戶根據需求來進行配置。例如，客戶做微蜂窩，一般需要兩張卡，客戶就根據性能要求來配置DSP芯片。但從TCI 6616以后，德州儀器會按細分市場有針對性地提供芯片。到那時候，微蜂窩要求處理能力越來越高，德州儀器的下一代發展方向就是芯片速度再翻倍，使微蜂窩中更多地采用SoC，甚至在芯片上集成模擬的部分。明年中期，將針對宏基站推出集成度更高的產品。
DSP IP供應商CEVA最近針對4G無線基礎設施市場推出了XC323 DSP內核。該內核采用了矢量處理器，性能比德州儀器等現有基站側VLIW DSP提升多達4倍，可以減少所需的處理器和硬件加速器數量，從而降低總體BOM成本。
“由于DSP內核性能的提高，使單芯片基站或單芯片毫微基站或單芯片毫微微基站成為可能。”CEVA市場營銷副總裁Eran Briman說，“未來基站板級的成本可以從傳統方式的1000美元降低到200美元。”據悉，XC323 DSP內核包括8路VLIW、512位SIMD操作、每周期32次MAC乘法運算。
在這些新的產品中，廠商都采用了軟件無線電技術，來實現單一DSP上支持既有和未來的通信標準。
FPGA廠商也對未來的無線架構提出自己的構想。賽靈思提出了基于扇區的新PHY層架構。“真正的探討在于什么樣的器件是最適合實現基于扇區的方法。”賽靈思無線通信事業部總監Manuel Uhm說，“這些候選器件包括FPGA、來自于飛思卡爾或者德州儀器的DSP、ASSP以及一些被定義為SoC廠商的新晉公司，例如敏迅。每一個選擇都有自己的長處和劣勢，沒有哪一個是完美的。所以，這取決于架構提供商來決定他們愿意犧牲哪一種性能來開發自己的系統。”
Manuel Uhm同時表示，雖然像飛思卡爾的8156、TI的6487以及敏迅的SoC Transcede都集成了turbo解碼，這種方法或許可以采用一時，但是會產生吞吐量不夠以及未來不能升級等問題。
當然上述每種器件都有一些劣勢，例如德州儀器的DSP在數據吞吐能力上仍然不夠，基于CEVA做SoC對芯片開發商提出了較高的技術能力要求，而對于FPGA廠商，如何降低成本也是關鍵點。