摘 要: DDS具有分辨率高、轉換速度快的優點。在一些需要高頻率分辨率、高轉換速度的應用場合,尤其是雷達及通信系統中的跳頻信號源中,DDS技術具有其它頻率合成方法無法比擬的優勢,是一種很有發展前途的技術。介紹了DDS的基本原理及DDS芯片的功能特點以及DDS芯片AD9852的結構、特點,并采用PIC單片機控制AD9852,實現了跳頻頻率合成器。
關鍵詞: DDS 頻率分辨率 轉換速度 頻率合成 PIC單片機
在研制雷達系統時,常常需要應用頻率合成技術來實現跳頻信號源。頻率合成是指從一個高穩定的參考頻率,經過各種技術處理,生成一系列穩定的頻率輸出?眼1?演。現在應用最廣的是鎖相環(PLL)頻率合成技術,它是通過變化PLL中的分頻比N來實現輸出頻率的跳頻的,但無法避免縮短環路鎖定時間與提高頻率分辨率的矛盾,因此很難同時滿足高速和高精確度的要求。直接數字式頻率合成(DDS)是近年發展起來的一種新的頻率合成技術。它將先進的數字處理理論與方法引入頻率合成領域,是繼直接頻率合成(DS)和間接頻率合成(IS)之后的第三代頻率合成技術。DDS的優點是:相對帶寬很寬,頻率轉換時間極短(ns級),頻率分辨率很高(可達μHz),全數字化結構便于集成,輸出相位連續,頻率、相位和幅度均可實現程控。因此能夠與計算機緊密結合在一起,充分發揮軟件的作用。在實際應用中,可以采用單片機來代替計算機對DDS芯片進行控制,實現合成頻率的輸出。因此在很短的時間內,DDS得到了飛速的發展和廣泛的應用[3]。
1 DDS的基本原理
DDS技術是一種把一系列數字量形式的信號通過DAC轉換成模擬量形式的信號的合成技術。正弦輸出的DDS的原理框圖如圖1所示。相位累加器在A位頻率控制字FCW的控制下,以參考時鐘頻率fc為采樣率,產生待合成信號相位的數字線性序列。將其高P位作為地址碼,通過查詢正弦表ROM,產生S位對應信號波形的數字序列S(n),再由數/模轉換器(DAC)將其轉化為階梯模擬電壓波形S(t),最后由低通濾波器LPF平滑為正弦波輸出。
頻率控制字FCW和時鐘頻率fc共同決定了DDS輸出信號的頻率f0,它們之間的關系滿足:
所以,在DDS結構及fc確定的前提下,通過FCW的控制就可以方便地控制輸出頻率f0。其頻率分辨率為:
按照Naquist準則,最高輸出頻率可達0.5fc。但考慮到實際低通濾波器的限制,最高輸出頻率一般為0.4fc。
由于DAC非線性作用的存在,使得查表所得的幅度序列從DAC的輸入到輸出要經過一個非線性過程。于是就會產生輸出信號f0的諧波分量。又因為DDS是一個采樣系統,所以這些諧波會以fc為周期搬移,即:
其中，u、v為任意整數。它們落到Nyquist帶寬內就形成了有害的雜散頻率,頻率的位置可以確定,但幅度難以確定。所以在工程設計過程中要充分考慮輸出頻帶,注意避免上述雜散分量落入其中,以此來獲得較好的雜散指標。
2 DDS芯片介紹
DDS的諸多優點使它得到了非常廣泛的應用。在數字調制方面,它可以用來實現FSK、QPSK、8PSK等調制。在雷達頻率源方面,它可以實現多點、窄步長、高相噪的點頻輸出頻率源以及線性調頻輸出頻率源。在擴頻通信方面,它可實現CDMA工作方式以及多種規律的跳頻模式。
現在國外已經有非常成熟的DDS芯片。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368,其中Q2368的時鐘頻率為130MHz,分辨率為0.03Hz,雜散控制為-76dBc,變頻時間為0.1μs;美國AD公司也相繼推出了他們的DDS系列:AD9850、AD9851、可以實現線性調頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調制器AD9853、數字上變頻器AD9856和AD9857。AD公司的產品全部內置了D/A變換器,稱為Complete-DDS。其中AD9852時鐘頻率為300MHz,近端雜散抑制優于-80dBc,遠端優于-48dBc,相位噪聲為-148dBc/Hz@10kHz,頻率跳變速度為130ns,頻率分辨率為1μHz。
AD9852主要由48位的頻率寄存器、48位相位累加器、正(余)弦查詢表(帶正交輸出)、幅度調制寄存器、乘法器和12位D/A轉換器構成。
AD9852可以實現單頻、FSK、Chirp、FM Chirp、BPSK等多種輸出形式。用其中的Chirp模式和FSK模式可以方便地實現跳頻功能,滿足雷達跳頻系統的要求。使用時只要初始化DDS,設定跳頻持續時間和跳頻間隔時間即可實現自動跳頻。這比以往的DDS芯片如AD9850要方便得多。
AD9852的管腳分為三部分:(1)數據及控制端口;(2)電源部分;(3)參考及輸出部分。
由于AD9852是目前市場上性價比較高的DDS器件之一，而且AD9852具有線性調頻功能,可以方便實現頻率的跳變。所以在雷達跳頻系統中最終采用了AD9852芯片。下面就該芯片的應用設計做一簡要介紹[2]。
3 頻率合成器的設計
要讓AD9852工作,需要按下列流程初始化:
(1)數據在WR信號控制下從并行輸入口D0～D1寫入48位并行寄存器,或在SCLK控制下從串行輸入口SDATA寫入48位串行寄存器。
(2)對S/P SELECT置1或置0以決定輸入數據是并行還是串行。1為并行,0為串行。
(3)AD9852芯片內部不帶帶通濾波器,所以外圍電路中應該按實際工作需要外接帶通濾波器,濾除不需要的頻率分量[1]。
利用一片AD9852及簡單的外圍電路實現頻率合成器的結構框圖如圖2所示。
根據我在設計過程中的實際經驗,有以下幾個問題需要注意。
3.1 單片機的選擇
因為AD9852是3.3V系統,所以必須選擇可以工作在3.3V的單片機。設計之初,忽略了這個問題,選用了普通51系列芯片,因為其輸出電平只能為5V, 高于3.3V,DDS芯片因此被損壞。后打算采用51系列,但因為其在市場上很難買到,所以最終采用了Microchip公司的PIC系列單片機PIC16F874。該單片機可以工作在2.2～5.5V的范圍內[4]。又考慮到設計要求的高速控制,PIC16F874單片機的速度是51系列的3倍,所以PIC16F874單片機滿足設計要求。
3.2 單片機的外圍電路
DDS的工作電壓是3.3V,而PIC的掉電復位電壓是4.5V?眼4?演,所以PIC單片機的外圍電路需要使用上電復位模式。
3.3 要避開DDS雜散較大的輸出頻點
在實際應用中,還有一些點的雜散信號很大,而且離主頻很近,無法去除。所以應該避免輸出這些頻點。這些頻點為靠近fc/3、fc/4、fc/5、fc/6……的頻點。
3.4 去 耦
在一個電子系統中,通常多個器件共用一個電源。而電源線給交流信號提供了一個通路,使得交流信號通過電源線在器件之間傳輸,形成了干擾。所以必須在器件之間和電源到器件之間的電源線上加入濾波部分,濾掉交流干擾,稱為去耦。電源的去耦通常用幾個并聯電容和串聯電感來實現,如圖3所示。
3.5 接 地
接地可以分為單點接地和多點接地。一般認為,連線長度大于信號波長的二十分之一時,應采用多點接地;反之,則采用單點接地。
實現多點接地就要在PCB板上布出一個面積較大的接地面,此接地面又與接大地的屏蔽外殼大面積接觸。這樣整個地的阻抗很小,電位可以認為是一致的,各器件就近接地,就避免了在地線上形成干擾。
在數模混和的電路中,由于數字部分干擾源很多,所以模擬部分易受影響。因此要注意把模擬地和數字地分開。一般的方法是用一根線來連接數字地和模擬地,而且只在一處相連,這樣可以較好地切斷數字部分的干擾源。
3.6 充分利用DDS的sweet pots[2]
如前所述,在DDS中,其相位累加器的位數為A,但用來查詢正弦表的位數只有其高P位,剩下的就四舍五入丟棄了,這樣做會產生一種相位截斷誤差。但是如果相位累加器中的A-P位恰好為0,則其相位截斷誤差就為0,其輸出頻點的特性就會比較好,這就是所謂的“sweet pots”。所以在DDS單點輸出時,使DDS盡量在sweet pots頻點輸出,可以達到優化輸出特性的目的。
3.7 DDS參考信號輸入端的注意事項
由于采用了參考信號單端輸入的方式,所以REFCLKB端應該接地或電源;參考信號輸入端REFCLK要跟電源相連接。因為DDS的參考信號要求有1.6V的直流電平,在參考信號輸入到REFCLK端的端點處,應接一個5.1kΩ的電阻到3.3V直流電源,同時接一個0～10kΩ的可變電阻(此處取5kΩ)到100Ω的電阻,經過電阻分壓,REFCLK端就有1.6V的直流電壓。這個0～10kΩ的可調電阻同時用來微調REFCLK端對地的電阻,以調節REFCLK的直流電位,具體情況請參看圖4。圖4中的∏形濾波部分是為了濾除電源對REFCLK端的干擾。該頻率合成器原理圖如圖4所示。
檢驗證明,利用AD9852設計的頻率合成器具有跳頻速度快、頻率分辨率高、體積小、系統工作穩定、使用方便等優點。因此它有很強的實用價值。
DDS除了用于跳頻系統中外,還可以用于任意波形產生、信號調制等。隨著高速集成電路的飛速發展,DDS必將開拓更多新的應用領域。
參考文獻
1 張厥盛,曹麗娜.鎖相與頻率合成技術.成都:電子科技大學出版社， 1995.6
2 AD9852-CMOS，300MHz Complete DDS Synthesizer. Technical Data Sheet. Analog Device Inc.， 2000
3 渠麗娟.頻率合成技術的發展及應用. 綜述報告,成都：電子科技大學，2001，12
4 Technical Data Sheet of PIC16F874.Microchip Technology Inc.，2001