頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA的自由立體顯示系統(tǒng)光學(xué)引擎設(shè)計 實現(xiàn)了一種用于自由立體顯示系統(tǒng)的光學(xué)引擎。該系統(tǒng)采用FPGA作為控制處理器，通過RS232串口與DSP瞳孔跟蹤模塊實時通信，并根據(jù)液晶面板同步信號控制大功率LED驅(qū)動電路實現(xiàn)對應(yīng)瞳孔坐標的指向性照明。該系統(tǒng)與目前基于單片機的光學(xué)引擎比較，在成本提升很小的前提下具有能夠精確控制時序、同步性更好、適應(yīng)更大規(guī)模的LED驅(qū)動電路等優(yōu)勢，提高了系統(tǒng)的穩(wěn)定性和可升級性，具有良好的應(yīng)用前景。 發(fā)表于：1/7/2014 Altera在Stratix 10 SoC率先采用四核64位Cortex-A53 Altera在第10代產(chǎn)品線一改在28 nm工藝節(jié)點的低調(diào)，一次又一次重拳出擊，搶占市場先機，搶盡老對手的風(fēng)頭。 發(fā)表于：1/7/2014 Altera榮獲中興通訊公司的最佳技術(shù)支持獎 Altera公司(NASDAQ: ALTR)今天宣布，榮獲前沿電信公司中興通訊的最佳技術(shù)支持獎。中興通訊是一家領(lǐng)先的電信公司，在最近的中國深圳中興通訊年度供應(yīng)商日上頒發(fā)了這一獎項給Altera。中興通訊舉辦這項一年一度的盛事旨在表彰其供應(yīng)商在支持公司的地位不斷增長并成為全球電信設(shè)備和網(wǎng)絡(luò)業(yè)界領(lǐng)先的創(chuàng)新者之一中所起到的關(guān)鍵作用。 發(fā)表于：1/7/2014 二模冗余MIPS處理器的設(shè)計與實現(xiàn) 引言現(xiàn)場可編程門陣列（FieldProgrammableGateArray,FPGA）是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。FPGA在電子 發(fā)表于：1/6/2014 SoPC技術(shù)在體外反搏控制系統(tǒng)中的應(yīng)用 研究了一種基于SoPC的體外反搏控制系統(tǒng)，通過SoPC技術(shù)將數(shù)據(jù)采集控制模塊、中央處理器、VGA控制器等單元集成到一塊FPGA芯片上，該系統(tǒng)具有性能高、抗干擾性強、可重構(gòu)、易擴展等優(yōu)點。同時采用了數(shù)字信號處理和硬件電路相結(jié)合的方法進行基線矯正和自動增益調(diào)節(jié)，提高系統(tǒng)的適用性。系統(tǒng)很好地完成了對體外反搏裝置的控制，同時也推進了體外反搏系統(tǒng)向微型化、家庭化的方向發(fā)展。 發(fā)表于：1/3/2014 使用Vivado HLS實現(xiàn)OpenCV的開發(fā)流程 XilinxDSPSpecilist:HarvestGuo本文通過對OpenCV中圖像類型和函數(shù)處理方法的介紹，通過設(shè)計實例描述在vivadoHLS中調(diào)用OpenCV庫函數(shù)實現(xiàn)圖像處理的幾個基本步驟，完成從OpenCV設(shè)計到RTL轉(zhuǎn)換綜 發(fā)表于：1/2/2014 Virtex-7 FPGA Gen3 Integrated Block Completion timeout機制 任何一種 split 交易協(xié)議都存在 Requesters 得不到期望的 Completion 的風(fēng)險。為了允許 Requesters 使用一種標準方式從這種情況下恢復(fù)，規(guī)定了 Completion timeout機制。 發(fā)表于：1/2/2014 利用可編程振蕩器增強FPGA應(yīng)用 當(dāng)今復(fù)雜的FPGA含有眾多用于實現(xiàn)各種電路與系統(tǒng)的功能塊，諸如邏輯陣列、存儲器、DSP模塊、處理器、用于時序生成的鎖相環(huán)(PLL)和延遲鎖定環(huán)(DLL)、標準I/O、高速數(shù)字收發(fā)器以及并行接口（P 發(fā)表于：12/27/2013 云閃定位系統(tǒng)中校正信號源設(shè)計 簡要介紹了云閃探測系統(tǒng)的工作原理。為滿足對系統(tǒng)中各通道幅相不一致性測試的需求，設(shè)計了一款精度高、穩(wěn)定性好的信號源。該信號源以Altera公司FPGA芯片EP1C3T100為控制核心，以ADI公司DDS芯片AD9954為信號合成器。詳細給出了信號源的硬件實現(xiàn)和高速邏輯控制電路設(shè)計，測試結(jié)果表明,該信號源性能良好,具有很好的應(yīng)用和推廣價值。 發(fā)表于：12/26/2013 FPGA密碼模塊惡意木馬后門設(shè)計 FPGA器件安全性包括數(shù)據(jù)安全性和應(yīng)用程序安全性兩部分。FPGA生命周期的各個階段對其安全性都會產(chǎn)生至關(guān)重要的影響，由于FPGA電路在設(shè)計和生產(chǎn)中的脆弱性，使得惡意木馬電路能夠有機可乘。針對FPGA器件開發(fā)階段，以FPGA密碼模塊為目標，設(shè)計能夠泄露密鑰的惡意木馬后門電路，對于了解硬件木馬實現(xiàn)機理、警示FPGA芯片安全具有重要作用。 發(fā)表于：12/26/2013 ?…217218219220221222223224225226…?
