頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 領(lǐng)先一代超越紙上談兵， Xilinx在競爭中脫穎而出 Xilinx亞太區(qū)銷售與市場副總裁楊飛說：“Xilinx將繼續(xù)‘領(lǐng)先一代’，市場份額將持續(xù)擴(kuò)大”楊飛Xilinx亞太區(qū)銷售與市場副總裁作為可編程FPGA的發(fā)明者，F(xiàn)abless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者，從 發(fā)表于：7/1/2013 把手課堂：FPGA 101-如何配置您的Zynq SoC裸機(jī)解決方案 編者注：這是Adam Taylor規(guī)劃的Zynq-7000 All Programmable SoC實際操作教程系列的第二部分。Adam經(jīng)常為Xcell雜志撰稿，他撰寫了第82期介紹Zynq SoC設(shè)計的封面報道，以及本期中介紹XPE和XPA的文章（見第46頁）。同時他還為All Programmable Planet撰寫博客。 發(fā)表于：7/1/2013 使用賽靈思的功耗估計器和功耗分析器工具 作者：AdamTaylor首席工程師EADSAstriumaptaylor@theiet.org精確估算FPGA設(shè)計的功耗對確保獲得正確的電源架構(gòu)至關(guān)重要。FPGA與眾多其它類型組件的不同之處 發(fā)表于：7/1/2013 Huffman并行解碼算法的改進(jìn)與實現(xiàn) 為了提高Huffman解碼的效率和實時性，采用并行處理技術(shù)和改進(jìn)的Huffman并行解碼算法，設(shè)計基于現(xiàn)場可編程門陣列FPGA的Huffman并行解碼器。在不考慮Huffman編碼長度的情況下，解碼器通過插入流水線結(jié)構(gòu)的方法將Huffman碼流的碼流頭和信息碼流分開，同時進(jìn)行解碼。硬件仿真結(jié)果表明，在一個時鐘節(jié)拍內(nèi)解碼器處理的數(shù)據(jù)位數(shù)與解碼效率成正比，位數(shù)越多，實時性越好。 發(fā)表于：6/27/2013 Synopsys發(fā)布為最優(yōu)化實現(xiàn)所有系統(tǒng)級芯片處理器內(nèi)核的標(biāo)準(zhǔn)單元庫和存儲器套件 為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.， 納斯達(dá)克股票市場代碼：SNPS）日前發(fā)布其專為支持多種處理器內(nèi)核的優(yōu)化實現(xiàn)而設(shè)計的套件，以作為DesignWare® Duet嵌入式存儲器以及邏輯庫IP組合的擴(kuò)展。此次發(fā)布的全新DesignWare HPC(高性能內(nèi)核)設(shè)計套件包括一整套高速和高密度存儲器實例和標(biāo)準(zhǔn)單元庫，它們可使SoC設(shè)計師優(yōu)化其片上CPU、GPU和DSP IP內(nèi)核，以實現(xiàn)最大的速度、最小的面積或最低的功耗，或針對其特殊的應(yīng)用需求實現(xiàn)上述三者的最優(yōu)化平衡。 發(fā)表于：6/26/2013 基于DSP和FPGA的實時圖像采集處理系統(tǒng)的設(shè)計 針對目前對圖像采集處理系統(tǒng)的高速性和便攜性的要求，設(shè)計了一套基于DSP、FPGA和ARM9的實時圖像采集處理系統(tǒng)。該系統(tǒng)主要利用FPGA的SoPC系統(tǒng)定制NiosⅡ軟核處理器及相關(guān)外設(shè)IP核來完成圖像數(shù)據(jù)的采集和存儲。DSP通過EMIF接口和EDMA接口完成數(shù)據(jù)的搬移和圖像處理的算法。ARM作為主機(jī)，通過HPI接口與DSP進(jìn)行數(shù)據(jù)通信。結(jié)果表明，該平臺工作性能穩(wěn)定，處理能力強(qiáng)，能完成算法的數(shù)據(jù)處理并對數(shù)據(jù)實時顯示，適用于自動循跡、模式識別等高速數(shù)據(jù)采集的應(yīng)用場合。 發(fā)表于：6/26/2013 您的系統(tǒng)時間準(zhǔn)確嗎？ 作者：AustinLesea賽靈思實驗室首席工程師austin.lesea@xilinx.comSymmetricom公司推出的微型GPS用振蕩器能方便地替換系統(tǒng)設(shè)計中的原子鐘。該振蕩器搭配賽靈思ZynqSoC，就能構(gòu)建NTP服務(wù)器。 發(fā)表于：6/25/2013 無MCU的USB2.0設(shè)備控制器IP設(shè)計與驗證 實現(xiàn)了一種無需MCU的USB2.0設(shè)備控制器IP核。使用硬件電路代替?zhèn)鹘y(tǒng)單片機(jī)實現(xiàn)的MCU和固件功能，支持高速(480 Mb/s)和全速(12 Mb/s)傳輸。所設(shè)計的IP核在FPGA上經(jīng)過了驗證，結(jié)果表明它可以作為獨立的模塊用于SoC系統(tǒng)中。 發(fā)表于：6/14/2013 Mentor Graphics驗證平臺為ARM AMBA 5 CHI和AMBA 4 ACE兩款設(shè)計增添高速緩存一致性和互聯(lián)性能 Mentor Graphics公司（納斯達(dá)克代碼：MENT）今天宣布Questa®和Veloce®平臺已經(jīng)增添了高速緩存一致性互聯(lián)子系統(tǒng)驗證。對于按照ARM的AMBA 5 CHI規(guī)格設(shè)計高性能、分布式計算系統(tǒng)以及按照ARM的AMBA 4 ACE規(guī)范設(shè)計移動應(yīng)用設(shè)備的工程團(tuán)隊而言，他們現(xiàn)已完全能夠驗證出：互聯(lián)子系統(tǒng)實現(xiàn)最大程度的系統(tǒng)級性能以及分布式高速緩存存儲器具有一致性。 發(fā)表于：6/13/2013 Altera發(fā)布第10代產(chǎn)品路線圖 年底提供14nm測試芯片 Altera的下一代產(chǎn)品將是出人意料的Stratix 10 、Arria 10。為什么會這樣命名呢？Altera將于2013年提供14 nm Stratix 10 FPGA測試芯片，2014年為Stratix 10 FPGA提供Quartus II軟件支持。 發(fā)表于：6/13/2013 ?…233234235236237238239240241242…?
