頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 基于VHDL的數字系統層次化設計方法 通過對數字頻率計系統的設計，介紹了基于VHDL語言的數字系統層次化設計方法。首先將數字系統按功能劃分為不同的模塊，各模塊電路的設計通過VHDL語言編程實現，然后建立頂層電路原理圖。使用MAX+PLUS II開發軟件完成設計輸入、編譯、邏輯綜合和功能仿真，最后在CPLD上實現數字系統的設計。結果表明，使用這種設計方法可以大大地簡化硬件電路的結構，具有可靠性高、靈活性強等特點。 發表于：6/6/2013 基于FPGA的B碼同步信號源的設計 Cyclone是Altera公司推出的低價格、高容量的FPGA，具有多達20 060個邏輯單元和173個可使用的I/O管腳。IRIG-B碼是標準時間碼格式之一，廣泛應用于靶場時間信息的傳遞和各系統的信號同步。利用FPGA和高精度頻率源設計的同步信號源，將同步信號精度由原來的200 ns提高到10 ns，并實現了系統的小型化、模塊化。結果表明，該系統運行穩定，調試方便，具有較強的抗干擾能力和實際應用價值。 發表于：6/4/2013 Vivado高效設計案例博客大賽 “工欲善其事，必先利其器”！工程界的精英們，All Programmable is Imperative（可編程勢在必行）的時代，面向未來10年All Programmable 器件開發的行業首個SoC增強型設計套件Vivado Design Suit，為設計行業帶來的是快速、高效、簡單易用；是率先上市；是迅速擊敗競爭對手的利器。如果您正在使用或者已經掌握了這個強大的利器，我們期待著您懷抱廣闊的社區精神不吝分享Vivado強大的功能優勢，以幫助和推動更多的設計者走出傳統的設計流程，讓他們的設計從幾年變成幾個月，從幾個月變成幾天，從幾天變成幾個小時! 發表于：6/1/2013 聲納圖像對比度增強的并行算法研究 分析了MATLAB并行計算工具箱中各部件的關系，在Windows環境下搭建了并行計算集群;采用滑動鄰域操作對聲納圖像進行了對比度增強處理;重點介紹了MATLAB下的數據并行編程，利用分布式數組設計了集群環境下的圖像增強并行算法。實驗結果表明,MATLAB強大的內部函數使得并行計算易于實現，有效地提高了圖像處理的實時性。 發表于：5/31/2013 一種遙測數據實時壓縮系統 介紹了一種遙測數據實時壓縮系統的設計方案，該設計以FPGA+DSP為硬件架構，以具有一階差分預測的ARC編碼為無損壓縮方案，達到了較高的壓縮去除率和較快的壓縮速度，適合在可靠性要求較高的遙測系統中使用。經實驗驗證,無損壓縮系統有效地緩解了遙測系統的傳輸帶寬壓力。 發表于：5/21/2013 基于W5300和FPGA的實時數據采集系統設計 為實現數據采集的實時傳輸和遠程控制，設計并實現了基于W5300和FPGA的實時數據采集系統。系統選用W5300搭建網絡模塊，采用TCP協議與遠程上位機通信，控制以AD7357為核心的A/D模塊進行數據采集。通過對系統穩定性和準確性的反復測試，最終可實現兩路A/D以1.5 MS/s采樣率對50 Hz~750 kHz信號的準確采樣并向遠程上位機實時傳輸數據。 發表于：5/20/2013 Altera收購 Enpirion，擁有自己的電源專家 Altera 于2013年5月15日宣布其已就收購 Enpirion, Inc. 一事簽署了最終合并協議。這次收購是Altera近年來的最大收購，耗資約1.4億美元現金。 發表于：5/17/2013 基于FPGA的高速多通道數據采集系統設計 介紹一種基于FPGA的數據采集系統的設計，以Cyclone Ⅱ系列的EP2C35F484芯片為主控單元，配合模數轉換芯片ADS7825和USB傳輸控制芯片CY7C68013，并結合外圍電路實現了采集系統。基于Quartus Ⅱ9.0平臺，實現了對ADS7825芯片和CY7C68013芯片的控制與通信，并采用Verilog硬件描述語言，實現了系統的仿真，給出了系統核心模塊的時序仿真波形圖。經測試，系統實現了對多路模擬信號的采集，具有良好的穩定性、快速性。 發表于：5/16/2013 基于NiosII的自由落體分析儀的設計 給出了一種研究自由落體運動的新方法，提出了一種以Altera NiosII的SoPC為核心處理單元的自由落體分析儀的設計方案，并介紹了分析儀的軟硬件設計過程。該自由落體分析儀可提高測量精度，使復雜的系統在單片FPGA上實現。實驗結果表明，該系統穩定可靠，各項指標均已經達到設計要求。 發表于：5/10/2013 基于SAD算法的立體匹配的實現 利用FPGA并行性計算和合理的流水線設計完成了立體視覺中最核心的部分——立體匹配以及硬件結構，選取SAD區域立體匹配算法，利用補碼來實現SAD算法，在算法流程中采用窗口并行和像素串行來完成。在獲得視差圖時，采用128×128圖像對，窗口大小為3×3，視差為24，在系統時鐘為50 MHz情況下，實現了每秒425幀的處理速度，最后給出了視差圖。實驗證明，選用FPGA來實現立體匹配系統的設計是可行的，具有一定的魯棒性。 發表于：5/3/2013 ?…234235236237238239240241242243…?
