頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 嵌入式系統的未來：更智能的專業化軟硬件平臺 未來的嵌入式系統將需要數以百計的Gops實時計算和Gbps通信帶寬，以滿足多通道無線射頻、數據中心安全設備、嵌入式視覺、Nx100Gbps網絡等眾多不同產業應用需求。與此同時，這些組件也必須滿足嚴格的功耗要求，并盡可能降低成本。 發表于：1/25/2013 基于OFDM傳輸系統的數字功率放大器設計 以測井系統的井下惡劣環境為應用背景,通過過采樣技術、Sigma_Delta調制和PWM(脈寬調制)技術，實現了一種高穩定性的高性能數字D類放大器的設計。在Matlab軟件下對設計進行了仿真實現,為實際硬件設計提供了依據。通過放大后的信噪比達到78 dB,等效為13 bit的DAC性能，可用于基于OFDM的測井傳輸系統,并完成了低功耗、高穩定性的FPGA和模擬電路的實現。 發表于：1/23/2013 Xilinx Zynq-7000 All Programmable SoC入圍2012電子成就獎 之年度最具潛力新技術獎 All Programmable技術和器件的全球領先企業賽靈思公司(NASDAQ: XLNX)宣布，其業界首款Zynq?-7000 All Programmable SoC 獲得《電子工程專輯》2012年電子成就獎（ACE Awards）之年度最具潛力新技術獎提名。這是繼2013年1月Zynq-7000在美國相繼獲得《Electronic Products Magazine》年度產品獎提名以及《Microprocessor Report》分析師推薦獎之后所獲得的又一殊榮。 發表于：1/23/2013 Altera在京展示業界最全面28 nm最新技術及強大解決方案 今天，Altera 公司(Nasdaq: ALTR) 在北京演示目前業界最全面的28-nm FPGA 器件系列產品所提供的靈活性與性能，其中包括Stratix® V, Arria® V , Cyclone® V, SoC FPGA，以及OpenCL 演示。來自中國最主要行業媒體現場體驗Altera 28-nm FPGA 產品系列如何幫助設計師實現更低成本、更高效能、更低能耗，為客戶提供差異化的解決方案。 發表于：1/23/2013 小型FBG解調系統中數據采集的實現 為了實現FBG解調系統的小型化和低功耗，提高FBG傳感信號的采集精度，設計了一種用于小型化FBG解調儀的數據采集系統。該系統以DSP和CPLD為硬件開發平臺，應用高精度A/D轉換芯片采集光電檢測器輸出的電信號，完成了軟硬件調試。實驗結果表明,該系統能夠準確地采集FBG光譜信號，滿足FBG傳感系統波長分辨率、采集速度和數據存儲容量的要求。 發表于：1/21/2013 基于FPGA的HD-SDI編解碼技術的研究與開發 采用Xilinx公司Spartan-6系列FPGA芯片，成功設計了一種符合SMPTE292M標準的HD-SDI編碼方案，并且通過功能仿真驗證了方案的可行性。 發表于：1/21/2013 基于SoPC的狀態監測裝置的嵌入式軟硬件協同設計 首先介紹了軟硬件協同設計方法的發展過程和狀態監測裝置開發的背景資料，然后利用該方法設計了一款新型的高性能狀態監測裝置，并分別從硬件和軟件2個角度對設計方法進行了深入說明。該裝置已成功集成于水電機組在線監測系統中，實際應用證實了它具有性能高、穩定性好、擴展性強等優點，同時該設計方法對于電力場合其它類似應用亦有較大的借鑒意義。 發表于：1/18/2013 基于FPGA和DSP的人民幣圖像鑒別平臺設計 實現了一種高速采集、實時處理、適用于新國標A類機的人民幣圖像鑒別處理平臺。該平臺采用ADC量化CIS的輸出作為系統輸入，FPGA、DSP作為處理核心，得到的人民幣信息被發送到鑒別儀的主控模塊作為真假幣的判別依據。該系統可以以子系統形式整合到鑒別儀中，具有很好的應用前景、良好的可升級性和魯棒性。 發表于：1/17/2013 TD-LTE系統中基于FPGA的PUSCH信號檢測 主要研究如何利用FPGA實現適用于TD-LTE系統的上行信號檢測算法，包括算法的介紹、方案的形成、FPGA實現的處理流程、FPGA實現結果及分析。以Virtex-5芯片為硬件平臺，進行了仿真、綜合、板級驗證等工作。實現結果表明，該信號檢測算法應用在TD-LTE系統中具有良好的穩定性和可行性。 發表于：1/17/2013 一種片上系統復位電路的設計 設計了一種片上系統（SoC）復位電路。該電路能對外部輸入信號進行同步化處理以抑制亞穩態，采用多級D觸發器進行濾波提升抗干擾能力，并且控制產生系統所需的復位時序以滿足軟硬件協同設計需求。同時，完成了可測性設計（DFT）。基于Xilinx spartan-6 FPGA進行了驗證。結果表明該電路可以抑制90 ?滋s以下的外部干擾信號，并能正確產生系統所需的復位信號。 發表于：1/17/2013 ?…242243244245246247248249250251…?
