頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 個人/家庭網絡硬盤的設計及實現 利用Xilinx公司的XUPV5 LX110T FPGA開發板設計并掛載ATA控制器的IP核，在移植的PetaLinux操作系統中添加獨立的FAT32文件系統模塊。用戶通過操作Web瀏覽器調用相應的CGI程序即可實現對硬盤的遠程訪問。 發表于：1/17/2013 Altera榮獲中興通訊的全球優秀合作伙伴獎 Altera公司(Nasdaq: ALTR) 今天宣布，榮獲中興通訊公司的2012年度全球優秀合作伙伴獎。該獎項認同Altera在為中興通訊交付同類最佳產品和服務方面表現優異。Altera創新的可編程解決方案和技術支持為中興通訊現有和下一代通信產品開發支持上扮演了重要角色。 發表于：1/11/2013 三星與Synopsys合作實現首次14納米FinFET成功流片 為芯片和電子系統加速創新提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：該公司與三星在FinFET技術上的多年合作已經實現了一個關鍵性的里程碑，即采用三星的14LPE工藝成功實現了首款測試芯片的流片。雖然FinFET工藝較傳統的平面工藝在功耗與性能上明顯出超，但從二維晶體管到三維晶體管的轉變帶來了幾種新的IP及EDA工具挑戰，如建模就是其中的一大挑戰。兩公司多年的合作為FinFET器件的3D寄生參數提取、電路仿真和物理設計規則支持提供了基礎性的建模技術。而Synopsys的綜合解決方案，涵蓋嵌入式存儲器、物理設計、寄生參數提取、時序分析及簽核（signoff），全部構建于雙方合作成果的基礎之上。 發表于：1/9/2013 基于LabVIEW和FPGA的多通道虛擬邏輯分析儀的設計 基于模塊化虛擬儀器技術，闡述了一種以FPGA為硬件基礎，以LabVIEW為軟件核心的多通道虛擬邏輯分析儀的設計理念及實施方案。重點論述硬件電路設計和軟件數據分析處理方法。最后給出虛擬邏輯分析儀的實測結果。 發表于：1/7/2013 3D IC制造準備就緒 2013將邁入黃金時段 2012年，3D IC集成及封裝技術不僅從實驗室走向了工廠制造生產線，而且在2013年更將出現第一波量產高潮。經濟、市場以及技術相整合的力量，驅動著Intel、IBM、Micron、高通、三星、ST-Microelectronics以及賽靈思等全球半導體領導企業在3D IC技術上不斷突破。 發表于：1/7/2013 人工耳蝸言語處理系統的CIS算法設計與實現 采用雙麥克風工作模式提高語音采集效果。為解決傳統CIS算法在信噪比低的情況下語音識別率差的問題，在CIS算法設計前端增加了基于LMS算法的自適應濾波器。通過Matlab仿真，語音中的噪聲得到很大程度上消除。為了降低運算量、減少硬件資源和功耗，通過FFT運算在頻域實現帶通濾波功能。在硬件實現中，與刺激芯片聯合仿真，刺激幅度與刺激時間均滿足要求。 發表于：1/6/2013 基于PXI總線的A/D數據采集模塊設計 對基于PXI總線的A/D數據采集電路進行了結構劃分、設計和實現。該數據采集模塊主要通過PCI9052橋芯片將ISA插卡信號移植到CPCI總線上，作為PXI測試系統的一個功能模塊，通過CPLD實時響應零槽控制器發出的觸發信號。 發表于：1/6/2013 光纖分布式擾動傳感器信號檢測系統研究 設計了一種以FPGA作為數據處理核心，基于相位敏感光時域反射計（Φ-OTDR）的光纖分布式擾動傳感器信號檢測系統。該系統具有數據采集、處理、存儲、通信以及液晶顯示功能。擾動信號檢測算法采用多周期等距累加相減法。通過閾值判定實現擾動信號的判別，并可以同時顯示傳感光纖長度范圍內不同位置的擾動。實驗證明，該系統內部數字處理部分可以實現信號檢測算法以及擾動閾值判定功能。 發表于：1/4/2013 CCD信號處理電路偏置漂移校正 為抑制CCD相機信號處理電路中由溫度等原因引起的偏置漂移對圖像質量造成的影響，提出了一種基于反饋的近實時偏置漂移校正方法。為了獲得偏置在整個鏈路中的變化情況，對整個信號處理鏈路進行了分析；設計了兩種數字低通濾波器，分別對獲得的暗像元數據進行濾波；根據工程經驗并輔以計算給出校正算法的有關參數；校正圖像偏置漂移并對輸出的圖像進行比較分析。實驗結果表明，在可變增益放大器增益為1.8的條件下，使用12 bit精度的模/數轉換器時偏置穩定在10個碼值以下，基本滿足精度高、穩定性好及抗干擾的要求。 發表于：1/4/2013 基于FPGA的說話人識別系統設計 針對實時性問題提出了一種以FPGA為硬件平臺的說話人識別系統解決方案。該方案以MFCC為語音特征，采用了基于矢量量化的說話人識別算法。系統主要包括語音信號采集、端點檢測、特征提取和識別判斷4個部分。經測試證明，該系統完成了設計所需的基本功能。在實驗室條件下，當系統時鐘為50 MHz時，完成一次4碼的識別耗時15.932 ms，對12碼的識別率為93.3%。 發表于：12/28/2012 ?…243244245246247248249250251252…?
