頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 基于SoPC的智能429總線通信模塊的設計與實現 針對傳統429總線存在的數據收發效率低等問題，提出了基于SoPC的智能429總線通信模塊的設計方法，采用Nios II軟核處理器作為處理核心，通過可編程邏輯實現429總線控制邏輯、數據收發及與PCI系統總線的數據通信等功能。該模塊在PCI總線計算機系統中得到應用，能有效提高計算機系統對429總線數據的處理效率。 發表于：11/14/2012 賽靈思發布基于20nm的第二代3D IC和SoC產品策略 11月9日，Xilinx全球高級副總裁、亞太區執行總裁湯立人（Vincent Tong）來京介紹了28nm和下一代產品的狀況。 發表于：11/14/2012 嵌入式系統聯誼會 2012年11月主題討論會(總第十一次)會議議程 隨著微電子技術和軟件技術的發展，嵌入式處理器、專用數字器件、外設和DSP算法正在以IP核的方式嵌入到FGPA中，以單芯片FPGA完成整個嵌入式系統設計已成為現實，這樣的芯片業界稱為可編程的片上系統（SOPC或PSoC）。 發表于：11/13/2012 基于CPLD的船用視頻切換及基帶傳輸系統 在船用視頻監控系統中，考慮到特定的使用環境，結合硬件設計要求和實際安裝、操控等具體情況，采用有源差分信號發送放大器和接收器搭建了雙絞線傳輸視頻基帶信號系統，同時，基于CPLD器件開發了視頻切換設備。船用環境下的應用結果表明本系統工作穩定可靠，完全滿足設計要求。 發表于：11/13/2012 基于ISO18000-6C協議標準的RFID閱讀器設計 為了滿足市場需求，提高閱讀器讀寫效率，提出一種基于ISO18000-6C協議標準的RFID閱讀器設計方案。該閱讀器基帶處理部分采用ARM+FPGA組合實現，利用FPGA編解碼速度快的特點并結合ARM的控制優勢，使得該閱讀器具有識別速度快、識別率高的特點；閱讀器的射頻發射電路采用兩級功率放大，具備能很好地抑制噪聲、保持很好的線性度、輻射功率滿足要求、識別距離遠的特點；閱讀器的接收回路采用四路解調，可以很好地解決接收“模糊點”。 發表于：11/13/2012 FPGA中實現Bayer模板雙線性插值算法的改進 針對單板CMOS圖像傳感器采集的Bayer模板的數據，結合FPGA硬件結構FIFO_DFF構成3×3插值模板，提出一種改進的雙線性插值算法。插值過程中利用當前要還原的分量同通道的水平、垂直以及兩個對角線方向上的已知分量進行邊緣檢測，用梯度小的方向的分量進行插值還原缺失的分量。實驗結果表明，在FPGA中使用該算法插值得到的圖像色彩準確，增強了圖像的邊緣和細節，圖像清晰度高。 發表于：11/13/2012 Altera電機控制開發工作臺前所未有的提高系統集成度、可擴展的性能和靈活性 Altera公司(NASDAQ: ALTR)今天宣布，新的電機控制開發工作臺前所未有的提高了電機控制系統設計的系統集成度和靈活性，而且性能還可以擴展，同時大幅度縮短開發時間，降低風險。工作臺包括一組可定制的單軸和多軸芯片驅動參考設計，以及系列電機控制硬件開發板，結合系統和軟件設計方法，滿足下一代驅動系統的多種需求。Altera將在2012年11月27號至29號德國紐倫堡舉行的SPS IPS Drives上演示這一工作臺，展位是3廳405號。 發表于：11/13/2012 Altera簡化工廠自動化系統的工業以太網設計 Altera公司(NASDAQ: ALTR)今天宣布，提供能夠簡化工廠自動化系統中基于FPGA的工業以太網設計集成的許可結構。這一新的許可結構是與Softing工業自動化有限公司聯合開發的，系統開發人員通過它可以使用先進的工業以太網協議，沒有前端許可費用，不需要每單元版稅報告，也沒有延期協商。兩家公司密切協作的結果是，客戶能夠在一片Altera® FPGA中實現各種工業以太網協議，包括，PROFINET RT、PROFINET IRT、Ethernet/IP、Modbus TCP/IP、EtherNet/IP和PROFIBUS DP等——所有這些都經過了硬件測試，完全兼容。兩家公司將在2012年11月27號至29號德國紐倫堡舉行的SPS IPS Drives上演示工業以太網解決方案。 發表于：11/13/2012 AVS全I幀視頻編碼器的FPGA實時實現 AVS視頻編碼標準是我國自主知識產權的信源編碼標準。完成了AVS視頻編碼器在FPGA平臺上的設計與實現。考慮硬件平臺的結構特點，采用可重用設計和流水線設計對編碼器進行優化，保證了流水線的高效運行以及硬件資源的最優利用。通過ISE軟件仿真和Xilinx公司Vritex-4 pro平臺驗證，最高工作頻率可達110 MHz，滿足CIF分辨率下I幀在FPGA硬件平臺的實時編碼要求。 發表于：11/12/2012 基于IP核的FIR低通濾波器的設計與實現 本文在Altera公司的FIR數字濾波器IP核的基礎上，設計了基于分布式算法的FIR數字低通濾波器。 發表于：11/12/2012 ?…249250251252253254255256257258…?
