頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 基于VHDL語言的卷積碼和Viterbi譯碼的實現 介紹并用VHDL語言實現了卷積編碼和維特比譯碼。根據編碼器特征設計了一種具有針對性的簡潔的維特比譯碼器結構，并通過ModelSim平臺驗證了該設計的正確性。 發表于：10/22/2012 LAKER-CALIBRE REALTIME整合流程 獲得2012 TSMC OIP定制設計參考流程采用 SpringSoft與明導國際(Mentor Graphics)今日宣布其共同合作的LakerTM-CalibreTM RealTime定制版圖流程，擁有簽核確認質量的實時設計規則檢查(DRC)，通過臺灣積體電路制造有限公司(TSMC) 2012 定制設計與模擬-混和信號(AMS)參考設計流程的認證，具備解決20nm芯片設計與驗證復雜性的能力。 發表于：10/18/2012 賽靈思推出基于ARM®處理器的汽車級平臺 賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布已經為汽車產業加快開發和部署新一代汽車駕員輔助系統（ADAS）做好了準備。在2012年10月16日-17日在號稱“世界汽車之都”的美國底特律舉行的汽車工程師協會(SAE) Convergence 2012大會上，賽靈思推出了基于ARM®處理器的汽車級Zynq?-7000All Programmable片上系統（SoC）平臺。該平臺通過可編程系統集成，在降低材料清單（BOM ）成本的同時，能夠滿足那些要求具備圖像到視覺功能（對保障駕駛員安全至關重要）和車載網絡功能的系統的尖端技術要求，從而可以降低駕駛員輔助解決方案的成本，并加速上市進程。 發表于：10/18/2012 一種基于FPGA 的新型誤碼測試儀的設計與實現 本文設計實現了一種用于測量基帶傳輸信道的誤碼儀，闡述了主要模塊的工作原理，提出了一種新的積分鑒相同步時鐘提取的實現方法，此方法能夠提高同步時鐘的準確度，從而提高誤碼測量精度。 發表于：10/17/2012 業界繼續贊譽萊迪思的iCE40 FPGA系列 萊迪思半導體公司（NASDAQ: LSCC）今天宣布其超低密度的iCE40?FPGA系列被提名入圍“年度數字半導體產品。”Elektra獎。這一榮譽獲得前不久，iCE40 FPGA系列由于節能和節省功耗榮獲e-Legacy的“環境設計”獎。 發表于：10/17/2012 基本信號發生器的設計方案 DDS(DiFeetDigitalFrequencySynthesis)即直接數字式頻率合成，是從相位概念出發直接合成所需波形的一種頻率合成技術。與傳統信號源所采用的用模擬方式生成信號不同，它是將先進的數字信號處理理論與方法引入信號合成領域。DDS技術在精確度、靈活度等方面都超過模擬信號發生器。并且DDS可實現相位連續變化，且具有良好頻譜的信號，這是傳統方法無法實現的。FPGA的迅速發展為D 發表于：10/16/2012 萊迪思的iCE40 FPGA系列榮獲E-LEGACY頒發的 “環境設計”獎 萊迪思半導體公司（NASDAQ: LSCC）今天宣布其超低密度iCE40?FPGA系列榮獲著名的e-Legacy授予的“環境設計”獎。萊迪思是唯一入圍這個類別的可編程邏輯公司。9月13日在倫敦舉行的頒獎典禮上授予萊迪思該獎項。 發表于：10/16/2012 Altera推出業界帶寬最大的28 nm中端FPGA Altera公司 (NASDAQ: ALTR) 今天宣布，隨著Arria® V GZ型號的推出，進一步拓展了公司的28 nm系列產品，該型號采用了公司業界領先的收發器技術，內核性能總體上提升了兩個速率等級，即30%以上。Altera的這些最新型號產品設計用于滿足通信和廣播應用日益增長的帶寬需求。Arria V GZ FPGA具有36個支持背板的收發器，其工作速率高達12.5 Gbps，并且支持各種協議。此外，該型號具有四個獨立的72位寬DDR3 DIMM，工作在1600 Mbps。在中端FPGA中，Arria V GZ獨有的特性是同時實現了高性能收發器和架構，并提供大量的片外存儲器接口。 發表于：10/16/2012 東南大學-Synopsys聯合培訓中心盛大開幕 全球領先的電子器件和系統設計、驗證和制造軟件及知識產權（IP）供應商新思科技公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布： Synopsys與東南大學信息科學與工程學院合作建立的“東南大學-Synopsys通信集成電路設計聯合培訓中心”日前盛大開幕，并將逐步推出包括通信系統設計和模擬/數模混合集成電路設計在內的課程和培訓項目。該中心作為Synopsys在中國的首家聯合培訓中心，將在為東南大學提供國際一流的教學環境和科研設施的基礎上，還將為Synopsys的客戶提供良好、方便的培訓環境，從而促進國內集成電路設計產業的快速發展。 發表于：10/16/2012 Avnet DVII/OFMC模塊數字視頻接口解決方案 Avnet公司的DVII/OFMC模塊提供數字視頻接口,直接連接到XilinxSpartan－6或Virtex－6FMC使能的基板,數字DVI視頻源為模塊提供視頻內容,而模塊提供數字DVI和DisplayPort輸出,用來顯示FPGA驅動的視頻內容.本文介紹了DVII/OFMC模塊主要特性,框圖,DVI輸入和輸出框圖,DisplayPort輸出框圖,以及模塊電路圖和材料清單(BOM). 發表于：10/15/2012 ?…253254255256257258259260261262…?
