頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 Lattice iCE40-HX系列超低功耗mobileFPGA開發方案 Lattice公司的iCE40-HX系列是用于平板電腦的超低功耗mobileFPGA產品,具有8k個查找表(LUT)和觸發器,提供低成本封裝,iCE65快85%,集成了PLL和時鐘倍頻和分頻以用于顯示器,SerDes和存儲器接口,PLL輸出高達533MHz,低功耗的邏輯和互連.很適合高性能平板電腦應用.本文介紹了iCE40－HX系列主要特性,架構特性框圖以及iCEblink40iCE40HX1K評估板主要特性,電路圖,主要元件清單和PCB元件布局圖. 發表于：6/29/2012 第三季度半導體硅出貨量有望增長，保持第二季度的勢頭 據IHS iSuppli公司的半導體制造與供應市場追蹤報告，由于半導體產業對過剩的渠道庫存恢復控制，以及假日季節來臨前廠商增加庫存，第三季度半導體硅出貨量有望繼續增長，保持第二季度的局面。 發表于：6/28/2012 基于EDA的數據傳輸系統的HDB3編碼器設計 針對基帶信號的直接傳輸，對三階高密度雙極性碼編譯碼的建模進行了研究，給出了使用硬件描述語言在光通信系統中設計三階高密度雙極性編碼器的具體方法，并利用EDA技術進行了仿真。 發表于：6/28/2012 道康寧和蘇斯微技術公司攜手提供半導體封裝臨時鍵合解決方案 為半導體行業提供先進硅技術和材料的領先企業道康寧(Dow Corning)和半導體加工設備的領先供應商蘇斯微技術公司(SUSS MicroTec)今天宣布，雙方將在三維硅通孔(TSV)半導體封裝臨時鍵合解決方案方面開展合作。作為此項非排他性協議的一部分，雙方將開發一套用于大批量三維硅通孔半導體封裝設備制造的材料和設備系統。通過合作，道康寧和蘇斯微技術公司將共同努力，克服市場在推動三維硅通孔和三維晶片級封裝(WLP)商用化方面所面臨的挑戰。 發表于：6/28/2012 Altium助力SpaceX突破商業太空飛行障礙 作為太空運輸領域的后起之秀，太空探索科技公司（Space Exploration Technologies，簡稱SpaceX）自主研發的Dragon無人太空艙于上個月成功返回地球，標志著其成為有史以來第一家向國際空間站運輸物品的私營企業。Altium Designer一體化開發工具全力協助SpaceX以有限的成本開發能夠滿足太空技術對質量和可靠性高要求的電路產品。 發表于：6/27/2012 中芯國際和新思科技擴展40nm低功耗Reference Flow 5.0 新思科技公司（Synopsys, Inc.，NASDAQ: SNPS），與世界領先半導體代工企業之一中芯國際集成電路制造有限公司（“SMIC”，NYSE: SMI以及SEHK: 981）今日宣布：從即日起推出其40納米RTL-to-GDSII參考設計流程的5.0版本。此款經過生產驗證的流程借助Synopsys的完整工具套件，將多樣化的自動化低功耗和高性能功能整合在其中，給中芯國際的客戶帶來了目前芯片設計所需要的差異化性能和功耗結果。 發表于：6/27/2012 基于DSP+FPGA+ASIC的實時圖像處理架構設計 本文使用高性能的DSP（TMS320C6414），可編程邏輯器件FPGA （Stratix系列的EP1S10）和專用ASIC多級濾波芯片，提出了DSP + FPGA + ASIC的圖像處理平臺架構，設計了處理能力強、接口可靠穩定的紅外圖像處理系統，并在系統中實現了非均勻性校正、小目標檢測等算法。實驗測試表明，該實時紅外圖像處理系統對每場320×240有效像素，每個像素14bit，場頻50Hz的輸出數字視頻信號能夠進行實時處理，對視場中的運動小目標完成檢測和跟蹤功能，滿足系統主要性能指標要求，成功應用于紅外探測系統中。 發表于：6/27/2012 Xilinx CTO清華大學演講描繪All Programmable藍圖,用Zynq?-7000 SoC開啟全新設計時代 賽靈思公司（NASDAQ:XLNX）宣布近日在我國頂尖學府清華大學舉行了一場由電子工程系主辦的賽靈思大學計劃活動。面對來自全國二十多所理工類高校的300多名老師和學生，賽靈思高級副總裁兼首席技術官Ivo Bolsens在清華大學羅姆電子工程館3層報告廳做了“展望All Programmable全新設計時代”的主題演講。 發表于：6/27/2012 基于USB2.0集成芯片的H.264解碼器芯片設計 驗證平臺下成功，并且實際通過多種壓縮率的源碼文件測試，實現了平均33MB/s，最高40MB/s的速率。完成并且超過了設計要求。 發表于：6/26/2012 基于FPGA的RS編碼器的設計與實現 RS編碼是一種線性的塊編碼，其表示形式為RS(N，K)。當編碼器接收到一個數據信息序列，該數據信息序列被分割成若干長度為K的信息塊，并通過運算將每個數據信息塊編碼成長度為N的編碼數據塊。在RS碼中的碼元符號不是二進制而是多進制符號，其中2m進制使用更為廣泛。 發表于：6/26/2012 ?…275276277278279280281282283284…?
