一種基于FPGA的新型誤碼測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)實(shí)現(xiàn)了一種用于測(cè)量基帶傳輸信道的誤碼儀，闡述了主要模塊的工作原理，提出了一種新的積分鑒相同步時(shí)鐘提取的實(shí)現(xiàn)方法，此方法能夠提高同步時(shí)鐘的準(zhǔn)確度，從而提高誤碼測(cè)量精度。

發(fā)表于：4/30/2012

基于MAX+ PLUS 的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

摘要：MAX+PLUSⅡ軟件是一種易學(xué)易用的設(shè)計(jì)開發(fā)環(huán)境，它在數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛。基于此，首先介紹了MAX+PLUSⅡ軟件常用的設(shè)計(jì)輸入方法;其次設(shè)計(jì)了十進(jìn)制計(jì)數(shù)電路，并用MAX+PLUSⅡ軟件對(duì)電路進(jìn)行了仿真;最后將該電路圖下載到實(shí)驗(yàn)箱驗(yàn)證了其功能的正確性。0引言MAX+PLUSⅡ開發(fā)系統(tǒng)是易學(xué)易用的完全集成化的設(shè)計(jì)開發(fā)環(huán)境。目前已發(fā)行10.0版本。該軟件與LATTICE公司的iSPEXPERT及XILINX的FOUNDATION相比具有使用簡(jiǎn)單，操作靈活，支持的器件多，設(shè)計(jì)輸入方法靈活多變等特點(diǎn)。常用的設(shè)計(jì)輸入方法如下:(1)圖形設(shè)計(jì)輸入:MAX+PLUSⅡ的圖形設(shè)計(jì)輸入較其他軟件更容易使用，因?yàn)镸AX+PLUSⅡ提供豐富的庫單元供設(shè)計(jì)者調(diào)用，尤其是在MAX+PLUSⅡ里提供的mf庫幾乎包含了所有的74系列的器件，在prim庫里提供了數(shù)字電路中所有的分離器件。因此只要具有數(shù)字電路的知識(shí)，幾乎不需要過多的學(xué)習(xí)就可以利用MAX+PLUSⅡ進(jìn)行CPLD/FPGA的設(shè)計(jì)。(2)文本編輯輸入:MAX+PLUSⅡ的文本輸入和編譯系統(tǒng)支持AHDL語言、VHDL語言、VERILOG語言三種輸入方式。(3)波形

發(fā)表于：4/29/2012

基于FPGA的線陣CCD驅(qū)動(dòng)器設(shè)計(jì)

介紹一種基于FPGA設(shè)計(jì)線陣CCD器件TCDl208AP復(fù)雜驅(qū)動(dòng)電路和整個(gè)CCD的電子系統(tǒng)控制邏輯時(shí)序的方法，并給出時(shí)序仿真波形。工程實(shí)踐結(jié)果表明，該驅(qū)動(dòng)電路結(jié)構(gòu)簡(jiǎn)單、功耗小、成本低、抗干擾能力強(qiáng)，適應(yīng)工程小型化的要求。

發(fā)表于：4/29/2012

使用基于圖形的物理綜合加快FPGA設(shè)計(jì)時(shí)序收斂

本文首先介紹了主要的傳統(tǒng)綜合方法，并說明這些方法存在的相關(guān)問題，然后介紹基于圖形的物理綜合概念，并指出這種技術(shù)如何滿足當(dāng)前先進(jìn) FPGA 的設(shè)計(jì)需求。

發(fā)表于：4/28/2012

Maxim的安全參考設(shè)計(jì)為Spartan-6 FPGA系統(tǒng)提供授權(quán)許可管理和安全升級(jí)

Maxim Integrated Products, Inc. (NASDAQ：MXIM)推出用于保護(hù)Xilinx® Spartan®-6現(xiàn)場(chǎng)可編程門陣列(FPGA)的參考設(shè)計(jì)，其中包括Maxim或Xilinx免費(fèi)提供的安全保護(hù)軟件和Maxim®的1-Wire®安全存儲(chǔ)器DS28E01-100。

發(fā)表于：4/27/2012

基于FPGA和DSP技術(shù)某型飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì)

在分析某型飛機(jī)MILSTD1553B數(shù)據(jù)總線系統(tǒng)構(gòu)成的基礎(chǔ)上，結(jié)合其通信協(xié)議與其消息傳輸格式，建立了某型飛機(jī)總線系統(tǒng)通訊層次結(jié)構(gòu)，并運(yùn)用FPGA和DSP技術(shù)設(shè)計(jì)了此型飛機(jī)總線系統(tǒng)通訊軟件。

發(fā)表于：4/27/2012

基于FPGA與FSM的高精度測(cè)角系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于有限狀態(tài)機(jī)（FSM）的高精度角度測(cè)量系統(tǒng)。該系統(tǒng)采用Renishaw高精度增量式光電編碼器作為位置傳感器來測(cè)量角度，在FPGA上用VHDL語言描述與仿真有限狀態(tài)機(jī)，實(shí)現(xiàn)信號(hào)濾波與去抖，從而保證了計(jì)數(shù)器計(jì)數(shù)的正確性。在ARM9處理器上實(shí)現(xiàn)角度的實(shí)時(shí)計(jì)算，并控制轉(zhuǎn)臺(tái)旋轉(zhuǎn)。在激光跟蹤測(cè)量系統(tǒng)的工程應(yīng)用中驗(yàn)證了該系統(tǒng)的正確性和有效性。

發(fā)表于：4/26/2012

基于FPGA的NoC硬件系統(tǒng)設(shè)計(jì)

設(shè)計(jì)了基于FPGA的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺(tái)。系統(tǒng)由大容量的FPGA、存儲(chǔ)器、高速A/D與D/A、通信接口和一個(gè)擴(kuò)展的ARM９系統(tǒng)組成。完成了集高速數(shù)字信號(hào)處理、視頻編解碼和網(wǎng)絡(luò)傳輸功能與一體的多核系統(tǒng)設(shè)計(jì)。針對(duì)典型的3×3 2D Mesh結(jié)構(gòu)的NoC系統(tǒng)應(yīng)用進(jìn)行了探討，闡述了NoC系統(tǒng)設(shè)計(jì)過程中的關(guān)鍵技術(shù)，并使用SigXplorer軟件對(duì)系統(tǒng)的信號(hào)完整性解決方案進(jìn)行了PCB的反射與串?dāng)_仿真。

發(fā)表于：4/26/2012

賽靈思重磅推出Vivado，馳騁“All Programmable”新天地

發(fā)表于：4/26/2012

基于DSP和FPGA的磁浮列車同步485通信方式研究

本文介紹了高速磁浮列車中測(cè)速定位單元與車載設(shè)備之間的通信要求，并以此為基礎(chǔ)提出了一種基于RS485物理層同步通信的實(shí)現(xiàn)方法。采用Xilinx公司XC2S100作為通信收發(fā)器，采用TI公司TMS320F2812作為通信控制器，制定了系統(tǒng)軟硬件設(shè)計(jì)方案，并通過仿真和實(shí)驗(yàn)驗(yàn)證了該方案在實(shí)際應(yīng)用中的可行性。

發(fā)表于：4/26/2012