頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 利用SignalTap II邏輯分析儀調試FPGA 伴隨著EDA工具的快速發展，一種新的調試工具Quartus II 中的SignalTap II 滿足了FPGA開發中硬件調試的要求，它具有無干擾、便于升級、使用簡單、價格低廉等特點。本文將介紹SignalTap II邏輯分析儀的主要特點和使用流程，并以一個實例介紹該分析儀具體的操作方法和步驟。 發表于：3/14/2012 FPGA在大幅面高速彩色噴繪機噴頭接口中的應用 研究了基于FPGA的同步FIFO和移位寄存器，利用同步FIFO作為大幅面高速彩色噴繪機噴頭與上位機之間數據傳輸以及接口數據傳輸的緩存模塊。該設計在保證數據傳輸實時性的前提下，解決了噴頭和上位機像素數據格式方向不一致的問題，并消除了部分數據冗余。 發表于：3/13/2012 直擴OQPSK系統載波跟蹤的設計及FPGA實現 載波同步是無線通信系統中一個重要的實際問題，是基帶信號處理的關鍵技術。導致載波頻率及相位不確定性的主要因素有：一是頻率源的漂移會引起載波頻率的漂移；二是電波傳輸的時延會產生載波相位的偏移；三是多普勒頻移，即在發射機和接收機產生相對移動時，會產生多普勒頻移，從而導致載波頻率的偏移；四是多徑效應，即信號在傳輸過程中由于多路徑(發射、折射1傳播引起多徑效應，從而帶來載波頻率和相位的延遲。 發表于：3/12/2012 基于IP集成的RS碼+DQPSK系統設計 綜上所述，基于IP系統集成的最大優點是：相對于純軟件方法：可以更好的解決速度、實時性和并行性問題，便于系統的開發。相對于純硬件方法：有著靈活性和開發周期短的優勢明顯。測試方面：通過軟件模擬和硬件仿真相結合的方法驗證系統，有較強的綜合性。 發表于：3/12/2012 基于FPGA的嵌入式智能管理系統 具體介紹了嵌入式系統智能管理方面的相關內容，建立了一種基于FPGA的嵌入式智能管理系統的框架結構。此外，分析并實現了系統各項基本的智能功能，這對提高系統整體性能有著很大的幫助。 發表于：3/12/2012 采用CPLD增強單片機P89C669外部設備擴展能力 目前的單片系統越來越復雜，擴展的外部設備也更多，如果能充分利用P89C669的豐富的線性地址資源，將能大大增強系統能力。在一個嵌入式系統開發中，筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機的線性地址擴展了豐富的外部設備資源。 發表于：3/10/2012 基于FPGA的高階QAM調制器的實現 多電平正交幅度調制MQAM(Multilevel QuadratureAmplitude Modulation)是一種振幅和相位相結合的高階調制方式，具有較高的頻帶利用率和較好的功率利用率。 發表于：3/9/2012 基于CPLD的卷積碼編解碼器的設計 本文闡述了卷積碼編解碼器的工作原理，利用CPLD器件，設計出了（2，1，6）卷積碼編解碼器。本文作者創新點是利用了EDA技術中的MAX+PLUS2作為開發工具，將設計的電路圖綜合成網表文件寫入其中，制成ASIC芯片，突出優點是可反復編程，集成度非常高，數據速率快，自頂向下設計，查找和修改錯誤方便，同時先仿真，正確后再下載測試并應用，因而具有較大的靈活性；根據本文提出的設計思路，可方便的設計其它卷積碼編解碼器，有廣闊的應用前景。 發表于：3/9/2012 用CPLD實現DSP與PLX9054之間的連接 CPLD為設計任務從最簡單的PAL綜合設計到先進的實時硬件現場升級提供了全套的解決方法。本文討論如何使用Xilinx公司的CPLD器件XC9500LV實現PLX9054的局部總線 (local bus)和DSP的HPI口之間的實時通信。采用這種設計可以以單字或DMA方式完成主機與DSP之間的高速數據傳輸，傳輸速率達到16Mb/s。可以應用于實時的圖形、圖像及動畫處理場合。 發表于：3/9/2012 基于FPGA的UPFC控制器IP設計 本文利用Altera公司的Quartus開發工具設計了一個基于Avalon總線接口的UPFC控制器IP核，以便于和NiosII組成一個完整的控制系統。 發表于：3/8/2012 ?…301302303304305306307308309310…?
