頭條 基于FPGA的ZUC算法快速實(shí)現(xiàn)研究 祖沖之（ZUC）算法是我國自主研發(fā)的商用序列密碼算法，已被應(yīng)用于服務(wù)器實(shí)時(shí)運(yùn)算和大數(shù)據(jù)處理等復(fù)雜需求場(chǎng)景，ZUC的高速實(shí)現(xiàn)對(duì)于其應(yīng)用推廣具有重要的實(shí)用意義。基于此，針對(duì)ZUC適用環(huán)境的FPGA實(shí)現(xiàn)高性能要求，通過優(yōu)化模乘、模加等核心運(yùn)算，并采用流水化結(jié)構(gòu)設(shè)計(jì)，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了ZUC算法。實(shí)驗(yàn)結(jié)果表明，ZUC算法核的數(shù)據(jù)吞吐量可達(dá)10.4 Gb/s，與現(xiàn)有研究成果相比，降低了關(guān)鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實(shí)現(xiàn)了良好的平衡，為ZUC算法的高性能實(shí)現(xiàn)提供了新的解決方案。 最新資訊 多核DSP與FPGA高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 針對(duì)嵌入式圖像處理系統(tǒng)中大數(shù)據(jù)量、高傳輸速度及和高實(shí)時(shí)運(yùn)算性能的需求，提出一種以多核DSP TMS320C6678為核心的高速數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)，基于DSP高速串行Rapid IO(SRIO)模塊進(jìn)行圖像數(shù)據(jù)高速傳輸，使用SRIO模塊的Direct I/O傳輸模式，采用4x接口模式配置，每路接口傳輸速率為3.125 Gb/s，理論傳輸速率為10 Gb/s，同時(shí)使用DDR3控制器模塊擴(kuò)展存儲(chǔ)空間，實(shí)現(xiàn)光學(xué)及雷達(dá)圖像的共享存儲(chǔ)。通過實(shí)驗(yàn)結(jié)果表明，設(shè)計(jì)的SRIO高速傳輸系統(tǒng)傳輸速度超過8 Gb/s，達(dá)到理論值的80%以上，滿足大數(shù)據(jù)高速傳輸需求，有效實(shí)現(xiàn)了多處理器之間的數(shù)據(jù)傳輸和共享存儲(chǔ)。 發(fā)表于：12/14/2018 Trinamic發(fā)布全新的StepRocker?家族成員 在當(dāng)今的市場(chǎng)中，在最快的時(shí)間內(nèi)將想法轉(zhuǎn)化為有形產(chǎn)品是勢(shì)在必行的。有了信用卡尺寸大小的新TMCM-1211StepRocker?和TMCM-1316 StepRocker?伺服驅(qū)控板，您可以立即開發(fā)您的產(chǎn)品。 發(fā)表于：12/13/2018 西門子推出集成了人工智能芯片的全新模塊 主要針對(duì)Simatic控制系統(tǒng) 西門子推出一款集成了人工智能（AI）芯片的全新模塊，用于Simatic S7-1500控制器和ET 200MP I/O系統(tǒng)。SimaTIc S7-1500 TM神經(jīng)處理器（NPU）使用英特爾Movidius Myriad X視覺處理器。 發(fā)表于：12/13/2018 【論文集錦】基于Intel FPGA的《電子技術(shù)應(yīng)用》優(yōu)秀論文集錦 《電子技術(shù)應(yīng)用》與從前的Altera、現(xiàn)在的Intel FPGA一直有良好的合作，刊登了許多基于Intel FPGA的技術(shù)應(yīng)用論文，小編整理于此，歡迎相關(guān)領(lǐng)域研究者參考借鑒！ 發(fā)表于：12/11/2018 這7大技術(shù)正影響您2019年的產(chǎn)品設(shè)計(jì)，工程師產(chǎn)品經(jīng)理必看！ 深圳國際電子展ELEXCON2018暨嵌入式系統(tǒng)展將于12月20-22日在會(huì)展中心開幕！作為行業(yè)年度大秀，ELEXCON2018緊跟全球智能化、萬物互聯(lián)和新能源趨勢(shì)，將協(xié)同超過800家優(yōu)質(zhì)技術(shù)提供商，共同展示從AI人工智能、物聯(lián)網(wǎng)到智能駕駛等最新市場(chǎng)的核心技術(shù)及解決方案。 發(fā)表于：12/11/2018 基于FPGA的SCL譯碼算法優(yōu)化與設(shè)計(jì) 由于極化碼被指出在二進(jìn)制離散無記憶信道中具有實(shí)現(xiàn)其極限容量的理論性能，近年來極化碼在通信領(lǐng)域的貢獻(xiàn)日漸凸顯。極化碼的譯碼系統(tǒng)可采用軟件或者硬件方式實(shí)現(xiàn)，其中使用軟件方式時(shí)譯碼效率受限于CPU的串行處理模式，因此在具有并行工作模式的FPGA上進(jìn)行極化碼的譯碼實(shí)現(xiàn)對(duì)于通信系統(tǒng)來說具有非常大的意義。首先介紹了極化碼的SCL譯碼算法；然后針對(duì)該算法進(jìn)行優(yōu)化從而提高譯碼效率，以及針對(duì)該算法在FPGA上的實(shí)現(xiàn)進(jìn)行了定點(diǎn)量化的改進(jìn)；最后對(duì)譯碼器進(jìn)行硬件仿真，以及在FPGA上進(jìn)行了實(shí)現(xiàn)與性能分析。實(shí)驗(yàn)結(jié)果表明該譯碼器在碼長為512時(shí)譯碼最高頻率為143.988 MHz，吞吐率為28.79 Mb/s。 發(fā)表于：12/7/2018 對(duì)于基因編輯技術(shù) 人類恐懼比欣喜多 不久前，霍金在其遺作《對(duì)大問題的簡明回答》中有提到過，未來將出現(xiàn)被改動(dòng)基因的“超級(jí)人類”，他們對(duì)疾病的抵抗力都會(huì)增強(qiáng)，甚至將提高智力和壽命。 發(fā)表于：12/6/2018 內(nèi)存內(nèi)計(jì)算，下一代計(jì)算的新范式？ 今年早些時(shí)候，IBM發(fā)布了基于相變內(nèi)存（PCM）的內(nèi)存內(nèi)計(jì)算，在此之后基于Flash內(nèi)存內(nèi)計(jì)算的初創(chuàng)公司Mythic獲得了來自軟銀領(lǐng)投的高達(dá)4000萬美元的B輪融資，而在中國，初創(chuàng)公司知存科技也在做內(nèi)存內(nèi)計(jì)算的嘗試。 發(fā)表于：12/5/2018 Microchip推出業(yè)內(nèi)首款RISC-V SoC FPGA架構(gòu) Microchip Technology Inc.（美國微芯科技公司）通過其Microsemi Corporation子公司推出新型SoC FPGA架構(gòu)擴(kuò)展其Mi-V生態(tài)系統(tǒng)，新架構(gòu)結(jié)合了業(yè)內(nèi)功耗最低的中距離PolarFire FPGA系列產(chǎn)品，以及基于開放的免版稅RISC-V指令集架構(gòu)（ISA）的完整微處理器子系統(tǒng)。 發(fā)表于：12/5/2018 Facebook新研究優(yōu)化硬件浮點(diǎn)運(yùn)算，強(qiáng)化AI模型運(yùn)行速率 近日，F(xiàn)acebook 發(fā)布文章，介紹了一項(xiàng)新研究，該研究提出了一種使人工智能模型高效運(yùn)行的方法，從根本上優(yōu)化了浮點(diǎn)運(yùn)算。 發(fā)表于：11/30/2018 ?…56575859606162636465…?
