- 格式 資料名稱(chēng) 上傳者 下載量 上傳時(shí)間
-
基于FPGA的主從式高速數(shù)據(jù)采集與傳輸系統(tǒng)
aet
56
2011-09-14
標(biāo)簽： FPGA
-
狀態(tài)機(jī)設(shè)計(jì)資料合集
wenhuawu
76
2011-09-13
-
基于PCI Express總線的高速光纖接口卡的設(shè)計(jì)與實(shí)現(xiàn)
aet
41
2011-09-13
-
基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)
aet
38
2011-09-13
標(biāo)簽： FPGA
-
基于CPLD的相控聲發(fā)射系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
aet
42
2011-09-13
標(biāo)簽： CPLD
-
基于軟件測(cè)試技術(shù)的FPGA測(cè)試研究
aet
24
2011-09-13
標(biāo)簽： FPGA
-
基于FPGA的成像聲納FFT波束形成器設(shè)計(jì)
chenyy
66
2011-09-09
標(biāo)簽： FPGA
-
基于FPGA的人臉檢測(cè)系統(tǒng)設(shè)計(jì)
chenyy
163
2011-09-09
標(biāo)簽： FPGA
-
UART_FIFO_設(shè)計(jì)源代碼
crazybingo
490
2011-09-09
-
UART_IO_測(cè)試源代碼
crazybingo
552
2011-09-09
-
LCD1602驅(qū)動(dòng)Verilog源代碼
crazybingo
688
2011-09-09
-
矩陣鍵盤(pán)_設(shè)計(jì)源代碼
crazybingo
569
2011-09-09
-
按鍵掃描模塊Verilog_設(shè)計(jì)源代碼
crazybingo
647
2011-09-09
-
時(shí)鐘的同步Verilog_設(shè)計(jì)源代碼
crazybingo
742
2011-09-09
-
Verilog的邊沿檢測(cè)技術(shù)_設(shè)計(jì)源代碼
crazybingo
954
2011-09-09
標(biāo)簽： FPGA
-
流水燈設(shè)計(jì)源代碼
crazybingo
617
2011-09-09
-
基于PC和FPGA的運(yùn)動(dòng)控制系統(tǒng)
aet
7
2011-09-07
標(biāo)簽： FPGA
-
基于SoPC的二維IDCT分布式算法的IP核研究
aet
2
2011-09-07
-
基于改進(jìn)的CORDIC算法的FFT復(fù)乘及其FPGA實(shí)現(xiàn)
aet
8
2011-09-07
標(biāo)簽： FPGA
-
基于FPGA的多路I2C總線設(shè)計(jì)與實(shí)現(xiàn)
aet
14
2011-09-07
標(biāo)簽： FPGA
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2