| 基于InP HBT工藝的50 Gb/s 1:4量化降速電路 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：676 K | |
| 標(biāo)簽： 高速電路 比較器 分接器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于南京電子器件研究所的0.7 μm InP HBT工藝設(shè)計(jì)了一種數(shù)據(jù)轉(zhuǎn)換速率達(dá)到50 Gb/s的1:4量化降速芯片。該芯片同時(shí)將前端高速高靈敏度比較器與一個(gè)1:4分接器集成到單芯片中，能夠直接一次性實(shí)現(xiàn)對(duì)2～18 GHz帶寬的模擬輸入信號(hào)的可靠接收和降速處理，輸入信號(hào)靈敏度在芯片最高工作速率下達(dá)到1 mV，工作電壓3.3 V，芯片功耗1.5 W，最高數(shù)據(jù)轉(zhuǎn)換速率達(dá)到50 Gb/s，輸出數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)幅值均達(dá)到200 mV。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2