| 一種26~28 Gb/s高能效低抖動(dòng)Bang-bang CDR設(shè)計(jì) | |
| 所屬分類(lèi)：技術(shù)論文 | |
| 上傳者：muyx | |
| 文檔大小：5867 K | |
| 標(biāo)簽： Bangbang時(shí)鐘數(shù)據(jù)恢復(fù)電路 協(xié)同調(diào)諧 高能效 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計(jì)實(shí)現(xiàn)了一款26~28 Gb/s的高能效低抖動(dòng)Bang-bang CDR電路，采用改進(jìn)的全速率非線性鑒相器結(jié)構(gòu)，提高了鑒相器電路的輸入靈敏度，改善高數(shù)據(jù)速率下磁滯效應(yīng)的影響，從而提升環(huán)路整體的抖動(dòng)性能；通過(guò)壓控振蕩器和壓控振蕩器緩沖電路協(xié)同調(diào)諧的方式減小為驅(qū)動(dòng)大的鑒相器負(fù)載的時(shí)鐘緩沖電路的功耗。采用TSMC 40 nm CMOS工藝，輸入231-1 300 mVPP的偽隨機(jī)二進(jìn)制序列(PRBS)數(shù)據(jù)，在28 Gb/s下該時(shí)鐘數(shù)據(jù)恢復(fù)電路恢復(fù)出的時(shí)鐘抖動(dòng)為1.66 ps (pp)，數(shù)據(jù)抖動(dòng)為1.81 ps (pp)；在注入4 MHz正弦抖動(dòng)的情況下，抖動(dòng)容限小于0.75 UIpp。在1 V電源電壓下，功耗小于38.5 mW。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Bangbang時(shí)鐘數(shù)據(jù)恢復(fù)電路 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2