| 基于FPGA的高精度信號發生器 | |
| 所屬分類：技術論文 | |
| 上傳者：zhoubin333 | |
| 文檔大?。?span>2966 K | |
| 標簽： DDS FPGA 信號發生器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在當代許多電子信息系統中，信號源的性能參數往往對系統的功能起著決定性作用。采用直接數字頻率合成技術（Direct Digital Synthesize，DDS），基于現場可編程門陣列（FieldProgrammable Gate Array，FPGA）設計了能同時輸出4路信號的高精度信號發生器。同時依靠串口通信的方式，通過PC端的控制界面實時調節系統輸出信號的頻率、相位和死區時間。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2