| 卷積編碼及Viterbi譯碼的低時延FPGA設計實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：564 K | |
| 標簽： 毫米波通信 卷積碼 Viterbi譯碼 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對毫米波通信的高速率和低時延設計要求，設計實現1/2碼率(2，1，7)卷積碼的低時延譯碼。采用高度并行優化實現框架、低延時的最小值選擇方式，獲得Viterbi硬判決譯碼算法的輸出。利用基于Xilinx公司的Artix7-xc7a200t芯片綜合后，譯碼器的數據輸出延時約89個時鐘周期，最高工作頻率可達203.92 MHz。結果表明，該譯碼器可支持吉比特級的數據傳輸速率，實現了低延時、高速率的編譯碼器。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2