| 多分支卷積神經(jīng)網(wǎng)絡(luò)的FPGA設(shè)計(jì)與優(yōu)化 | |
| 所屬分類(lèi)：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：599 K | |
| 標(biāo)簽： 多分支卷積神經(jīng)網(wǎng)絡(luò) FPGA 屋頂模型 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對(duì)拓寬神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)會(huì)導(dǎo)致計(jì)算量增大，計(jì)算性能降低，需要針對(duì)并行的網(wǎng)絡(luò)進(jìn)行更有效的優(yōu)化以及調(diào)度。通過(guò)分析FPGA平臺(tái)上實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)的計(jì)算吞吐量和所需的帶寬，在計(jì)算資源和訪存帶寬的限制下，采用了屋頂模型進(jìn)行了設(shè)計(jì)空間的探索，提出了在不同支的卷積神經(jīng)網(wǎng)絡(luò)中使用不同的循環(huán)展開(kāi)因子，從而實(shí)現(xiàn)同一卷積層中不同支神經(jīng)網(wǎng)絡(luò)的并行計(jì)算，保證計(jì)算資源和內(nèi)存資源的合理分配。實(shí)驗(yàn)結(jié)果表明，所提出的設(shè)計(jì)與先前研究相比獲得了1.31×的性能提升。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
多分支卷積神經(jīng)網(wǎng)絡(luò) 相關(guān)資源
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2