| 基于CPU-FPGA異構系統的排序算法加速 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：757 K | |
| 標簽： FPGA 排序算法 異構系統 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：傳統的排序方法主要以軟件串行的方式實現，包括冒泡排序、選擇排序等。這些算法往往采用順序比較，運算的時間復雜度較高。近年來已經提出了一些并行度較高的排序算法，但是由于CPU的硬件特點，不能很好地利用這些算法的并行性。而FPGA具有良好的靈活性、并行性和集成性等特點，因此在FPGA上可以更好地發揮這些并行算法的優勢，從而大大提高數據排序的實時性。基于此設計了一個CPU-FPGA異構系統，將一些排序算法移植到FPGA上，并進行功能驗證和理論性能評估。結果顯示，該系統對于并行性高的排序算法具有良好的加速效果，但邏輯資源消耗巨大，適用于實時性要求高的算法加速場景。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2