| HDLC數(shù)據(jù)幀并行搜幀解封裝模塊的設(shè)計(jì)與驗(yàn)證 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：526 K | |
| 標(biāo)簽： HDLC協(xié)議 搜幀解封裝 System Verilog | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：HDLC信號(hào)鏈路是國際標(biāo)準(zhǔn)化組織(ISO)制定的高級(jí)數(shù)據(jù)鏈路的控制規(guī)程(High Level Data Link Control，HDLC)。遵循HDLC標(biāo)準(zhǔn)數(shù)據(jù)鏈路層規(guī)范，采用硬件描述語言Verilog HDL實(shí)現(xiàn)了一種基于并行結(jié)構(gòu)的HDLC搜幀解封裝電路，并采用System Verilog技術(shù)搭建驗(yàn)證平臺(tái)，隨機(jī)生成HDLC數(shù)據(jù)幀來驗(yàn)證設(shè)計(jì)正確性。使用Modelsim軟件仿真波形，在仿真過程中，對(duì)于凈荷區(qū)數(shù)據(jù)長度為10個(gè)字節(jié)的HDLC數(shù)據(jù)幀，解碼器電路工作完成需要16個(gè)時(shí)鐘周期，兼顧了處理速度和靈活性。使用QuartusII軟件綜合，在Altera CycloneV器件上，電路使用了8塊自適應(yīng)邏輯模塊ALM，24個(gè)寄存器，35個(gè)引腳。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
HDLC協(xié)議 相關(guān)資源
aetmagazine 的最新分享
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2