| HDLC數據幀并行搜幀解封裝模塊的設計與驗證 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>526 K | |
| 標簽： HDLC協議 搜幀解封裝 System Verilog | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：HDLC信號鏈路是國際標準化組織(ISO)制定的高級數據鏈路的控制規程(High Level Data Link Control，HDLC)。遵循HDLC標準數據鏈路層規范，采用硬件描述語言Verilog HDL實現了一種基于并行結構的HDLC搜幀解封裝電路，并采用System Verilog技術搭建驗證平臺，隨機生成HDLC數據幀來驗證設計正確性。使用Modelsim軟件仿真波形，在仿真過程中，對于凈荷區數據長度為10個字節的HDLC數據幀，解碼器電路工作完成需要16個時鐘周期，兼顧了處理速度和靈活性。使用QuartusII軟件綜合，在Altera CycloneV器件上，電路使用了8塊自適應邏輯模塊ALM，24個寄存器，35個引腳。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2