| 基于FPGA的SRIO多通道控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：4523 K | |
| 標(biāo)簽： Xilinx SRIO 多通道 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在板間互聯(lián)及芯片互聯(lián)方式上，SRIO具有更高的帶寬及實(shí)時(shí)性。使用MSG（消息）接口的HELLO格式，發(fā)送端采用多接口設(shè)計(jì)方法，內(nèi)部采用Round-Robin處理機(jī)制，實(shí)現(xiàn)了多通道接口在同時(shí)發(fā)送數(shù)據(jù)時(shí)共用一個(gè)SRIO接口的競(jìng)爭(zhēng)處理；同時(shí)封裝為多通道的輸入輸出的方式，支持接口數(shù)量、時(shí)鐘域的任意擴(kuò)展。經(jīng)過測(cè)試驗(yàn)證，該系統(tǒng)最大可實(shí)現(xiàn)64個(gè)不同時(shí)鐘下通道的數(shù)據(jù)收發(fā)，單通道下包和包之間延時(shí)最低可到4 μs，在SRIO傳輸應(yīng)用方向上，具有較好的應(yīng)用價(jià)值。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2