| Versal首款自適應(yīng)加速平臺(tái)ACAP | |
| 所屬分類(lèi)：白皮書(shū) | |
| 上傳者：yangh | |
| 文檔大小：915 K | |
| 標(biāo)簽： Xilinx FPGA ACAP | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：近來(lái)涌現(xiàn)的技術(shù)挑戰(zhàn)迫使業(yè)界跳出傳統(tǒng)的通用(one-size-fits-all) 型CPU 標(biāo)量處理解決方案，進(jìn)而探索新的發(fā)展方向。大型的矢量處理(DSP-GPU) 技術(shù)能夠解決一些問(wèn)題，但由于其靈活性欠佳及低效率存儲(chǔ)器帶寬的使用，導(dǎo)致再次陷入了傳統(tǒng)的擴(kuò)展挑戰(zhàn)。傳統(tǒng)FPGA 解決方案提供可編程存儲(chǔ)器層級(jí)，但傳統(tǒng)的硬件開(kāi)發(fā)流程一直是阻礙數(shù)據(jù)中心市場(chǎng)等應(yīng)用領(lǐng)域廣泛、大規(guī)模采用FPGA的障礙。 該解決方案將所有這三大要素與一個(gè)新的工具流相結(jié)合，通過(guò)單個(gè)自適應(yīng)計(jì)算加速平臺(tái)(ACAP)，提供了從框架到C 到RTL 級(jí)編碼的各種不同抽象。賽靈思Versal?ACAP 作為一大新器件門(mén)類(lèi)，支持用戶利用三大可編程要素定制自己的特定領(lǐng)域?qū)Ｓ眉軜?gòu)(DSA)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
yangh 的最新分享
- 中國(guó)機(jī)器人產(chǎn)業(yè)發(fā)展報(bào)告|2019
- 賽靈思AI引擎及其應(yīng)用
- 使用賽靈思 Alveo 加速器卡 加速 DNN
- Versal首款自適應(yīng)加速平臺(tái)ACAP
- CNN算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
- HOG算法的OpenCL源碼---來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
- KNN算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
- wavelet算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2