| 基于RISC-V的AES密碼加速引擎設(shè)計(jì)與驗(yàn)證 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：5804 K | |
| 標(biāo)簽： RISC-V 密碼指令擴(kuò)展 加速引擎 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著物聯(lián)網(wǎng)技術(shù)的快速發(fā)展和物聯(lián)網(wǎng)設(shè)備的廣泛部署，信息安全問題日益凸顯。密碼是保障信息安全的關(guān)鍵核心技術(shù)，但傳統(tǒng)的密碼算法適配方案存在性能和靈活性難以兼顧的問題，提出了一種密碼指令擴(kuò)展方案在兩者之間取得了很好的平衡。首先分析了AES算法的運(yùn)算環(huán)節(jié)，結(jié)合蜂鳥E203處理器架構(gòu)，提出了密碼指令擴(kuò)展和加速引擎設(shè)計(jì)方案；接著進(jìn)行了軟硬件實(shí)現(xiàn)，構(gòu)建了RTL級(jí)仿真環(huán)境和FPGA板級(jí)驗(yàn)證環(huán)境；最后進(jìn)行了實(shí)驗(yàn)驗(yàn)證和對(duì)比分析。實(shí)驗(yàn)結(jié)果表明，提出的方案在只增加接近2%的硬件資源的情況下可以取得約700%的加速比，具有較高的能效，可適用于在物聯(lián)網(wǎng)等資源受限的場(chǎng)合。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
RISC-V 相關(guān)資源
- 高性能RISC-V處理器抗輻照加固設(shè)計(jì)
- 基于RISC-V的硬件管理控制器設(shè)計(jì)
- 基于系統(tǒng)級(jí)封裝的RISC-V電路設(shè)計(jì)與實(shí)現(xiàn)
- 基于RISC-V架構(gòu)的Spike緩存模型的設(shè)計(jì)和實(shí)
- 基于RISC-V的多路光電容積脈搏波監(jiān)測(cè)系統(tǒng)
- 基于RISC-V的AES密碼加速引擎設(shè)計(jì)與驗(yàn)證
- 基于區(qū)塊鏈與RISC-V實(shí)現(xiàn)物聯(lián)網(wǎng)數(shù)據(jù)互聯(lián)
- 愛普特微電子基于RISC-V打造純國(guó)產(chǎn)高可靠M
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2