| DDR5仿真精度研究及在內(nèi)存升級中的應用 | |
| 所屬分類：技術論文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：4351 K | |
| 標簽： DDR4 DDR5 SystemSI | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：使用Cadence公司的SystemSI對DDR信號通道進行整體仿真，同時，借助一博科技自研的Interposer夾具進行測試，經(jīng)過多次的仿真測試擬合，所介紹的DDR仿真測試方法可以達到較高的精度。隨著對內(nèi)存帶寬的需求不斷提升，作為當前主流的DDR4局限性日益明顯，通過具體案例說明了DDR5信號完整性提升的具體技術，并通過仿真對比，展示了DDR5在內(nèi)存升級過程中的優(yōu)勢。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2