| 基于FPGA的高速模數(shù)轉(zhuǎn)換器評估系統(tǒng) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：4743 K | |
| 標簽： FPGA 模數(shù)轉(zhuǎn)換器 上位機 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計并驗證了一種基于現(xiàn)場可編程邏輯陣列（FPGA）的高速模數(shù)轉(zhuǎn)換器（ADC）評估系統(tǒng)。基于FPGA設(shè)計了底層邏輯，根據(jù)不同的測試指標控制ADC的信號采集和數(shù)據(jù)轉(zhuǎn)換，將模擬輸入信號轉(zhuǎn)換為數(shù)據(jù)存儲到FPGA的分布式存儲器（Block RAM）中，通過用戶數(shù)據(jù)報協(xié)議（UDP）將數(shù)據(jù)傳輸?shù)诫娔X端的基于MATLAB開發(fā)的上位機，由電腦中央處理器（CPU）負責處理計算數(shù)據(jù)并輸出測試結(jié)果到用戶界面上。以一款16位、采樣率100 MS/s的ADC為例，以該評估系統(tǒng)對ADC的各項參數(shù)指標進行測試和分析。實驗結(jié)果表明，該系統(tǒng)可以實現(xiàn)高速、高精度ADC的測試和評估。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2