| 億門級層次化物理設(shè)計(jì)時(shí)鐘樹的研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：3377 K | |
| 標(biāo)簽： 億門級 VLSI 層次化物理設(shè)計(jì) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：傳統(tǒng)的展平式物理設(shè)計(jì)已不能滿足VLSI的設(shè)計(jì)需求，層次化物理設(shè)計(jì)已成為VLSI設(shè)計(jì)的主流方法。在VLSI層次化物理設(shè)計(jì)過程中，頂層寄存器和子模塊內(nèi)寄存器的時(shí)鐘樹偏差對整個芯片時(shí)序收斂有很大的影響。針對億門級層次化頂層物理設(shè)計(jì)時(shí)鐘樹無法讀取到子模塊中的時(shí)鐘樹延時(shí)，導(dǎo)致最終頂層寄存器和子模塊內(nèi)寄存器時(shí)鐘偏差過大的問題，提出了在頂層時(shí)鐘樹綜合階段設(shè)置子模塊實(shí)際時(shí)鐘延遲的方法，有效地減小頂層寄存器和子模塊內(nèi)寄存器的時(shí)鐘偏差，為后續(xù)的時(shí)序優(yōu)化提供了有效保障。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
億門級 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2