| No3 2007 Altera創(chuàng)新設(shè)計(jì)大賽-智能公交車站牌臺灣 | |
| 所屬分類：參考設(shè)計(jì) | |
| 上傳者：jessicayang | |
| 文檔大?。?span>539 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：因?yàn)镹ios II系統(tǒng)核心，在設(shè)計(jì)上的靈活性高，提供用戶方便快速達(dá)到，搭配著軟硬件平臺(TerASIC DE1)和Altera Quartus® II EDA 工具，可以快速的發(fā)展嵌入原形系統(tǒng)。 智能型公交車站牌主要界面上，有各個公交車按鈕可供選擇，當(dāng)按下叫車功能時，主畫面能隨時掌握公交車路線圖，車上的子機(jī)也會接收到主機(jī)端傳來的訊息，確認(rèn)有招到此公交車，并且還具有語音系統(tǒng)，可讓一些較年長者更輕松使用本系統(tǒng)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)與實(shí)現(xiàn)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 基于FPGA的電磁繼電器在線測試系統(tǒng)設(shè)計(jì)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2