| ADP1740/ADP1741：2A、低輸入電壓、低壓差線性調(diào)節(jié)器 | |
| 所屬分類：數(shù)據(jù)手冊 | |
| 上傳者：ADI | |
| 文檔大小：819 K | |
| 標簽： 信號調(diào)理 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：ADP1740/ADP1741均為低壓差(LDO) CMOS線性調(diào)節(jié)器， 工作電壓范圍為1.6 V至3.6 V，能夠提供高達2 A的輸出電 流。這些低輸入輸出LDO是2.5 V至1.8 V I/O電壓軌(納米工 藝FPGA)、及內(nèi)核電壓低至0.75V供電的理想選擇。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2