| 采用一組RTL以及綜合時(shí)序約束完成功能等價(jià)的FPGA和ASIC | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 文檔大小：255 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計(jì)第一代HardCopy ASIC產(chǎn)品的初衷是“加強(qiáng)”FPGA的查找表(LUT)結(jié)構(gòu)，使用少量定制互聯(lián)層，通過直接連線(ASIC)互聯(lián)來替代可編程交換架構(gòu)。FPGA原型中經(jīng)過“強(qiáng)化”的其他邏輯模塊包括I/O、鎖相環(huán)(PLL)、存儲(chǔ)器以及串化器/解串器(SERDES)通道等，這些都原封不動(dòng)地應(yīng)用在HardCopy ASIC中。自從推出第一代器件后，Altera又推出了基于130-nm、90-nm和40-nm CMOS技術(shù)的后續(xù)HardCopy ASIC產(chǎn)品。HardCopy ASIC與邏輯門陣列技術(shù)有相似的地方，預(yù)先作好了部分公共“基本”邏輯。某一設(shè)計(jì)的投片會(huì)產(chǎn)生兩種金屬/兩種轉(zhuǎn)接層定制金屬層模板，由此定義了某種器件。然后，采用定制金屬模板來處理基本晶片，進(jìn)行測(cè)試，裝配到與FPGA原型百分之百引腳兼容、基于相同硅片工藝的封裝中。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2