| 確定AD9548系統(tǒng)時鐘低環(huán)路帶寬應用中的最大容許頻率漂移速率 | |
| 所屬分類：解決方案 | |
| 上傳者：ADI | |
| 文檔大小：691 K | |
| 標簽： 終端 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在大多數(shù)應用中，頻率源的穩(wěn)定性(模擬PLL中的VCO或 AD9548中的系統(tǒng)時鐘)不是一個大問題，因為PLL控制環(huán)路通常會補償任何內(nèi)在的頻率漂移。但在環(huán)路帶寬非常低的應用中，頻率漂移速率需要予以特別關(guān)注，因為當頻率漂移速率非常高時，環(huán)路可能無法以足夠快的速度做出響應并進行補償。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2