| FPGA開發(fā)板設(shè)計中的信號完整性分析 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：aet | |
| 文檔大?。?span>499 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：描述了板級設(shè)計中信號完整性的一般概念及影響信號完整性的因素和解決辦法。介紹了HyperLynx信號完整性仿真工具。 通過實例說明了在FPGA開發(fā)板設(shè)計中如何應(yīng)用HyperLynx仿真工 具保證板卡的信號質(zhì)量。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aet 的最新分享
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2