| 基于FPGA的高速浮點(diǎn)FFT的實(shí)現(xiàn)研究 | |
| 所屬分類(lèi)：參考設(shè)計(jì) | |
| 上傳者：aet | |
| 文檔大小：482 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：研究了利用FPGA實(shí)現(xiàn)浮點(diǎn)FFT的技術(shù)，提出了一種循環(huán)控制、RAM訪問(wèn)和蝶形運(yùn)算三大模塊以流水線方式協(xié)同工作的方案，結(jié)合數(shù)據(jù)緩沖和并行處理技術(shù)，討論了蝶形運(yùn)算單元的工作機(jī)制。浮點(diǎn)乘法器采用并行Booth編碼和3級(jí)Wallace壓縮樹(shù)的結(jié)構(gòu)，浮點(diǎn)加法器中采用獨(dú)立的定點(diǎn)加法器和減法器，使運(yùn)算得以高速進(jìn)行。RAM讀/寫(xiě)時(shí)序和運(yùn)算參數(shù)都可利用寄存器設(shè)置。本設(shè)計(jì)已在Cyclone-II系列芯片EP2C8Q208中實(shí)現(xiàn)，200 MHz主頻下，采用外部RAM，完成1 024點(diǎn)復(fù)數(shù)FFT只需750 μs。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多源數(shù)據(jù)融合目標(biāo)檢測(cè)的研究與實(shí)現(xiàn)
- 基于CPU-FPGA協(xié)同架構(gòu)的VoIP數(shù)據(jù)加密系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的ZUC算法快速實(shí)現(xiàn)研究
- 基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2