| SF-CY3 FPGA核心板開發(fā)指南 Ver1.01 | |
| 所屬分類：白皮書 | |
| 上傳者：ilove314 | |
| 文檔大小：5588 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：SF-CY3核心板除了一顆昂貴的FPGA芯片外，電源、復(fù)位、時(shí)鐘、JTAG一個(gè)不能少。我們這可顆芯片的電源有三檔，即3.3V、2.5V和1.2V。3.3V是供給FPGA的I/O電壓，也是系統(tǒng)的其他外設(shè)芯片（如SDR SDRAM和SPI FLASH）的電源電壓；2.5V是供給JTAG電路和FPGA的PLL電源所需要的；1.2V則是FPGA的內(nèi)核電壓。使用的時(shí)鐘是25MHz，有人說這么低，不夠用的？非也，F(xiàn)PGA內(nèi)部的PLL就是專門負(fù)責(zé)管理時(shí)鐘的，它可以對(duì)外部輸入的25MHz時(shí)鐘倍頻或分頻，甚至非整數(shù)倍的倍頻或分頻也能夠辦到。JTAG是用于PC和FPGA連接的電路，PC上的Quartus II下載燒錄就是通過這個(gè)接口。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)與實(shí)現(xiàn)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 基于FPGA的電磁繼電器在線測(cè)試系統(tǒng)設(shè)計(jì)
ilove314 的最新分享
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part4.rar_3390
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part3.rar_6711
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part2.rar_0218
- SF-CY3 FPGA套件開發(fā)指南Ver6.10 （by特權(quán)同學(xué)）.part1.rar_7144
- SF-CY3 FPGA套件開發(fā)指南Ver3.00 (part3)
- SF-CY3 FPGA套件開發(fā)指南Ver3.00 (part2)
- SF-CY3 FPGA套件開發(fā)指南Ver3.00(part1)
- SF-CY3 FPGA套件開發(fā)指南 Ver2.00.part2
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2