| FIR數字濾波器設計及其FPGA實現 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大?。?span>523 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：以FPGA為硬件平臺，利用FPGA的DSP開發工具DSP Builder對數字濾波器進行建模設計及系統模型仿真，生成VHDL工程文件，編制相應頂層文件，使其符合濾波器硬件系統。利用QuartusⅡ對項目進行綜合、編譯和調試，生成原理圖模塊和RTL電路圖。通過對5 kHz方波信號進行仿真濾波，并將VHDL下載到硬件系統中進行硬件實現，有效地提取到5 kHz的正弦信號。實驗結果表明，該設計很好地達到了FIR濾波器的性能，為數字濾波器的設計與實現提供了新的途徑和方法。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2