| 基于FPGA的開關(guān)磁阻電機(jī)的設(shè)計(jì) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wtw2014 | |
| 文檔大?。?span>9673 K | |
| 標(biāo)簽： PLD設(shè)計(jì)工具 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：使用FPGA實(shí)現(xiàn)開關(guān)磁阻電機(jī)的正轉(zhuǎn)，反轉(zhuǎn)，停機(jī)制動(dòng)等基本功能，利用PID調(diào)節(jié)速度 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2