正交調(diào)制是一種常用的調(diào)制技術(shù)。在以往的通信系統(tǒng)中，一般都由模擬電路實現(xiàn)，由于很難保證兩路載波的正交性，調(diào)制的效果往往不太理想，因而逐漸被數(shù)字調(diào)制所取代。AD9856是AD公司生產(chǎn)的一種通用、高性能的數(shù)字正交上變頻器件，具有集成度高、性能好、體積小、功耗低等特點，使用該器件很容易實現(xiàn)信號的數(shù)字正交調(diào)制。
1 AD9856的結(jié)構(gòu)和工作原理
　　AD9856內(nèi)部電路結(jié)構(gòu)如圖1所示。主要分為數(shù)據(jù)復(fù)合、過采樣" title="過采樣">過采樣濾波、正交調(diào)制、數(shù)模轉(zhuǎn)換和控制電路等單元。

1.1 數(shù)據(jù)復(fù)合
　　AD9856內(nèi)部的數(shù)據(jù)格式是12bit" title="12bit">12bit的二進(jìn)制補碼。但數(shù)據(jù)輸入接口能支持3種字長：12bit(D11～D0)，6bit(D11～D6)，3bit(D11～D9)。因此需要一個數(shù)據(jù)復(fù)合器將輸入的數(shù)據(jù)進(jìn)行復(fù)合，形成12bit的統(tǒng)一格式。另外，基帶信號的I、Q分量是交替輸入的，所以數(shù)據(jù)復(fù)合器還需對輸入數(shù)據(jù)進(jìn)行識別，將其轉(zhuǎn)換成I、Q兩路并行數(shù)據(jù)流，送往下一級電路。
1.2 過采樣濾波
　　由數(shù)據(jù)復(fù)合器輸出的并行I/Q數(shù)據(jù)流需經(jīng)過濾波器進(jìn)行過采樣。AD9856的過采樣濾波器分為兩級：半帶濾波器(HBF)和級聯(lián)積分梳狀(CIC)濾波器，它們都具有低通的頻響特性。而HBF又分為三級：HBF1、HBF2、HBF3，其中HBF3是可選的。
　　每一級HBF可使數(shù)據(jù)的采樣率提高一倍。為了使信號頻帶處于濾波器通帶的平坦部分，就要提高HBF的截止頻率。也就是說數(shù)據(jù)在輸入AD9856之前要進(jìn)行過采樣。一般情況下，兩倍的過采樣率已經(jīng)足夠。
　　AD9856中的CIC實際上是一個可編程的過采樣濾波器，過采樣率的范圍是：2≤R≤63。隨著R的改變，CIC會引入不同的插入損耗。為了補償這一損耗，用戶可以設(shè)置CIC增益位，使得CIC的輸出增大一倍。但在這種工作模式下，必須確保輸出信號不會溢出。
1.3 正交調(diào)制
　　AD9856的正交調(diào)制就是將基帶信號的頻譜頻移到所需要的載波頻率上(即通常所說的上變頻)。正交調(diào)制所需要的余弦、正弦兩路數(shù)字載波由一個高速的直接數(shù)字綜合器(DDS)產(chǎn)生，其頻率可通過設(shè)置相應(yīng)的寄存器來控制。這兩路數(shù)字載波分別與CIC輸出的I、Q兩路數(shù)據(jù)相乘，然后再相加或相減，即得到調(diào)制后的數(shù)字中頻信號。
　　CIC輸出的I/Q數(shù)據(jù)的采樣率與DDS數(shù)字載波的采樣率是相同的，也就是AD9856的系統(tǒng)時鐘頻率(SYSCLK)。所以調(diào)制后的信號實際上是一組采樣率為SYSCLK的數(shù)據(jù)流。
1.4 數(shù)模轉(zhuǎn)換
　　調(diào)制后的數(shù)字信號要經(jīng)過一個12位的DAC，轉(zhuǎn)換成模擬信號。DAC通過零階保持實現(xiàn)數(shù)模轉(zhuǎn)換。由于零階保持效應(yīng)，其輸出信號的頻譜實際上是被SINC包絡(luò)加權(quán)過的。因此需要在DAC前面加上一個反SINC型濾波器(ISF)，對輸入數(shù)據(jù)流進(jìn)行預(yù)處理，以校正SINC包絡(luò)造成的失真。
　　數(shù)模轉(zhuǎn)換過程會在n×SYSCLK±F_CARRIER(n＝1、2、3)處產(chǎn)生干擾信號，這些干擾信號可以通過一個外接RLC濾波器濾除。一般情況下，使用一個7階橢圓低通濾波器即可。AD9856提供兩路互補的兩個電流輸出，輸出電流的滿額值I_OUT范圍是5～20mA，可通過電阻RSET來設(shè)置，關(guān)系為：
　　R_SET＝39.936/I_OUT
1.5 控制單元
　　AD9856提供了一個靈活的同步串行通信端口，該串口" title="串口">串口與絕大多數(shù)同步傳輸格式(例如Motorola 6905/11 SPI 和Intel 8051 SSR協(xié)議)相兼容。所以很容易實現(xiàn)與微控制器或微處理器的接口。這個接口可以讀寫AD9856的所有寄存器。
　　控制單元根據(jù)各個寄存器的內(nèi)容，設(shè)置AD9856的工作模式。AD9856還提供了一個與AD8320(可編程電纜驅(qū)動放大器)進(jìn)行通信的串口。控制單元可以通過這個串口直接設(shè)置AD8320的增益。
2 AD9856的使用方法
2.1 時鐘設(shè)置
　　AD9856內(nèi)部時鐘都是由基準(zhǔn)時鐘(REFCLK)倍頻或分頻產(chǎn)生的，輸入數(shù)據(jù)的采樣時鐘也必須與基準(zhǔn)時鐘同步，所以整個系統(tǒng)的各個時鐘頻率之間都有嚴(yán)格的整倍數(shù)關(guān)系，以保證系統(tǒng)正常工作。定義fW為K－bit字(K＝3、6、12)的輸入頻率。則fW與REFCLK、SYSCLK之間的關(guān)系為：
　　SYSCLK＝REFCLK×M＝(2HNf_W)/I (1)
　　其中H、N、I、M為整數(shù)并定義如下：
　　H＝1為HBF3旁路
　　H＝2為HBF3選通
　　M＝1為REFCLK倍頻旁路
　　4≤M≤20為REFCLK倍頻選通
　　I＝1為12bit字輸入
　　I＝2為6bit字輸入
　　I＝4為3bit字輸入
　　N＝CIC內(nèi)插率(2≤N≤63)
　　DDS產(chǎn)生的載波頻率不能超過SYSCLK的40%。SYSCLK最高可達(dá)200MHz，因此載波頻率不能超過80MHz。用戶應(yīng)根據(jù)輸入數(shù)據(jù)的采樣率，選擇一精確的REFCLK。并根據(jù)要求的載波頻率選定時鐘倍頻系數(shù)M，使SYSCLK足夠高。而其他系數(shù)的確定則需滿足(1)式。
2.2 輸入數(shù)據(jù)格式
　　AD9856提供了兩種輸入數(shù)據(jù)的時序模式：突發(fā)模式" title="突發(fā)模式">突發(fā)模式和連續(xù)模式。在突發(fā)模式下，AD9856通過TXENABLE的上升沿來保持與輸入數(shù)據(jù)的同步。突發(fā)模式支持全部三種字長(12bit，6bit，3bit)。對于連續(xù)模式，TXENABLE可以看成數(shù)據(jù)輸入時鐘。該信號除了用來同步外，還可以指示輸入數(shù)據(jù)是I路還是Q路(1表示I路，0表示Q路)。連續(xù)模式只支持12bit字長。圖2、3描述了兩種輸入格式的時序關(guān)系，其中INTERNAL I和INTERNAL Q為數(shù)據(jù)復(fù)合器所產(chǎn)生的并行的I和Q數(shù)據(jù)流。

　　在選擇輸入模式時，有以下幾點需要注意：
　　①在3bit字輸入的突發(fā)模式下，HBF3一定要選通。
　　② 在突發(fā)模式下，當(dāng)TXENABLE為低的時間超過1個采樣周期時，數(shù)據(jù)復(fù)合器的I和Q兩路都輸出0。
　　③ 在連續(xù)模式下，當(dāng)TXENABLE為低或高的時間超過1個采樣周期時，會分別造成I路或Q路數(shù)據(jù)的丟失。
2.3 控制串口操作
　　AD9856的一個串口通信周期可分為兩部分：指令周期和數(shù)據(jù)傳輸周期。在指令周期，外部控制器向AD9856寫入一個指令字節(jié)。指令字節(jié)給出了將要進(jìn)行的數(shù)據(jù)操作所需的信息，如表1所示。在數(shù)據(jù)傳輸周期，控制器根據(jù)指令字節(jié)所給的信息對AD9856進(jìn)行相應(yīng)的數(shù)據(jù)操作。

　　： 定義數(shù)據(jù)操作類型，1為讀，0為寫。
　　N1、N0： 要傳輸?shù)臄?shù)據(jù)的字節(jié)數(shù)(00b＝1字節(jié)，01b＝2字節(jié)，10b＝3字節(jié)，11b＝4字節(jié))。
　　A4～A0：被訪問寄存器的地址，多字節(jié)傳輸時，該地址為起始地址，其余地址由AD9856的控制器產(chǎn)生。
　　AD9856的串口管腳包括SCLK、、SDIO、SDO和SYNC I/O。AD9856在SCLK的上升沿鎖存SDIO上的輸入數(shù)據(jù)，在SCLK的下降沿給出輸出數(shù)據(jù)。輸出數(shù)據(jù)既可出現(xiàn)在SDIO上，也可出現(xiàn)在SDO上。在每一個通信周期內(nèi)，最初的8個SCLK上升沿用來寫指令字節(jié)，剩下的SCLK沿用于數(shù)據(jù)傳輸。圖4給出了SDIO設(shè)置成雙向時的串口讀寫時序。

　　在進(jìn)行串口操作時需要注意以下幾點：
　　(1) 串口支持MSB在前和LSB在前兩種格式，通過寄存器0的第6位設(shè)置。對該位的設(shè)置是立即有效的。即如果當(dāng)前操作對該位進(jìn)行修改，則下一個字節(jié)的傳輸就會采用新格式。
　　(2) 對多字節(jié)傳輸?shù)耐ㄐ胖芷冢绻鸐SB在前，寄存器地址遞減；如果LSB在前，寄存器地址遞增。
　　(3) 外部控制器必須保持與AD9856同步，如果失去同步，可由SYNC I/O來重新產(chǎn)生同步，而不必對整個芯片復(fù)位。
2.4 寄存器功能
　　AD9856內(nèi)部的寄存器如表2所示。

　　下面說明具體的功能：
　　(1)SDO有效：1表示串行數(shù)據(jù)由SDIO輸出；0表示串行數(shù)據(jù)由SDO輸出。
　　(2)LSB在前：1表示串行數(shù)據(jù)是LSB在前；0表示串行數(shù)據(jù)是MSB在前。
　　(3)基準(zhǔn)時鐘倍頻系數(shù)：有效值范圍為4～20。
　　(4)保留位：該位總為1。
　　(5)CIC增益：1表示級聯(lián)積分梳狀濾波器輸出加倍。
　　(6)連續(xù)模式：1表示連續(xù)模式；0表示突發(fā)模式。
　　(7)休眠模式：1表示AD9856處于休眠模式，此時電流小于2mA。
　　(8)單頻模式：置成1，則輸出單頻信號，頻率由頻率設(shè)置字確定。此時數(shù)據(jù)輸入腳接固定高電平或低電平。
　　(9)旁路反SINC濾波器：1表示反SINC濾波器被旁路。
　　(10)旁路參考時鐘倍頻器：1表示參考時鐘倍頻器被旁路。
　　(11)輸入格式選擇(1:0)：10b＝12bit模式；01b＝6bit模式；00b＝3bit模式。
　　(12)頻率設(shè)置字(31:0)FTW：其與載波頻率fOUT及SYSCLK之間的關(guān)系為：
　　f_OUT＝(FTW×SYSCLK)/2³²
　　(13)內(nèi)插率(5:0)：確定級聯(lián)積分梳狀濾波器的內(nèi)插率，允許范圍為2～63。
　　(14)頻帶選擇：為1時輸出I×cos(ωt)＋Q×sin(ωt)，為0時輸出I×cos(ωt)－Q×sin(ωt)。
　　(15)旁路HBF#3：1表示HBF#3被旁路。
　　(16)AD8320增益控制(7:0)Code：其與AD8320放大倍數(shù)A_V的關(guān)系為A_V＝0.316＋0.077×Code。
　　(17)組2，3，4：其功能與組1中各寄存器相同。通過管腳PS1、PS0來選擇那一組寄存器有效。
2.5 AD9856對AD8320的增益控制
　　AD9856提供了一個與AD8320串口相連的接口。通過這個接口，AD9856可以直接控制放大器的增益。這一功能使得外部控制系統(tǒng)大大簡化。AD9856只有在檢測到以下三種情況時，才與AD8320進(jìn)行通信。
　　(1)上電復(fù)位：在上電復(fù)位時，AD9856清除所有組的增益控制寄存器，并且往AD8320串口寫全零，此時定義了放大器的最小增益。
　　(2)PS1和PS0改變：AD9856對PS1和PS0進(jìn)行取樣，當(dāng)發(fā)現(xiàn)它們改變時，則將當(dāng)前組內(nèi)的增益控制寄存器內(nèi)容寫入到AD8320中。
　　(3)增益控制寄存器內(nèi)容改變：當(dāng)AD9856任一組中的增益控制寄存器被更新時，它都將當(dāng)前組的增益控制寄存器的數(shù)據(jù)寫入AD8320。
3 AD9856在DAB發(fā)射系統(tǒng)中的應(yīng)用
　　DAB是繼調(diào)幅、調(diào)頻廣播之后的第三代廣播方式，具有音質(zhì)好、抗干擾能力強等優(yōu)點。我國于1996年將其列為重大科技產(chǎn)業(yè)項目，并決定采用歐洲的Eureka147標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)采用編碼正交頻分復(fù)用(COFDM)傳輸方式。節(jié)目源的音頻數(shù)據(jù)經(jīng)復(fù)接器復(fù)接成ETI(Ensemble Transport Interface)幀，然后送入COFDM符號發(fā)生器，產(chǎn)生采樣率為2.048MHz的I、Q兩路數(shù)字基帶信號，每一路的信號帶寬為0.768MHz。基帶信號一般先要正交調(diào)制到中頻，然后再上變頻到所需要的射頻，經(jīng)發(fā)射機發(fā)射出去。
　　圖5給出了用AD9856實現(xiàn)的DAB中頻正交調(diào)制器的框圖。其中的AT89C2051為系統(tǒng)控制器，AD8320為放大器。