關鍵字：數字信號處理；ADS8482；可編程邏輯；信號采集
慣性測量裝置中，加速度計信號的精確檢測直接影響到慣性裝置的精度，因此提高測量加速度信號精度尤為重要。目前加速度計信號的檢測主要采用I／F變換檢測技術，測量精度高。但電路復雜，不適合慣性測量裝置的小型化，以及中低精度慣性器件的大批量生產。因此，這里提出一種基于A／D轉換器ADS8482和TMS320F28335的加速度計信號采集系統設計方案。
1 系統組成及主要器件介紹
圖l該信號采集系統的硬件組成框圖。采樣信號經前級調理電路，以單端輸入方式輸入至A／D轉換器ADS8482進行采集。ADS8482采用18位數據總線輸出，直接與TMS320F28335數據線相連，電路的控制部分與引腳電平兼容，是由EPM7128型CPLD實現。采集到的數據通過DSP片上串口輸出。
ADS8482型逐次比較A／D轉換器輸出數據總線方式可配置成8，16和18位。內部提供采樣時鐘，其采樣吞吐率為l MS／s。內部提供4．096 V的參考電壓，模擬信號輸入，全輸入差分范圍為±4．096 V。TMS320F28335型單精度浮點DSP主頻可達150 MHz，內核電壓1．9 V，I／O電壓3．3 V；片上帶有256 KB的16位Flash和34 KB的16位SARAM，并有128位安全密碼鑰匙／鎖，保護Flash防止固件反向工程。片上通訊端口豐富，集成有3個SCI串口輸出通道，并帶有16字節的FIFO，2個多通道McBSP串口，2個增強型CAN，1個SPI總線。還帶有16通道的12位A／D轉換器等資源。
2 系統硬件設計
2．1 前級調理電路
本系統是針對加速度計信號采集而設計的。由于加速度計傳感器一般輸出的電流信號非常微弱，ADS8482是電壓形式的A／D轉換器，因此前級電路需設計一個電流轉換電壓電路。采用運放檢測電流有2種方法：一是利用電流在電阻上的壓降，再進行電壓放大，但該方法所引入的電阻將破壞電路原來的狀態，造成測量誤差；二是運放的失調電壓也被運放放大帶入到后級電路。因此這里采用輸入電流直接接入運放的反相輸入的求和點。如圖2所示。
該電路的誤差主要來自于運放的輸入偏置電流，并和輸入電流Iin相疊加引入后級電路。每一級模擬前端電路都會對已處理的信號增加噪聲和失真，則直接影響到A／D轉換器的精度，因此前級電路的運放選用低噪聲，低偏置電壓和低偏置電流的OP200配置設計。
關鍵字：數字信號處理；ADS8482；可編程邏輯；信號采集
2．2 ADS8482與TMS320F28335接口及外圍電路
由于加速度計電流信號帶有極性，采用ADS8482采集正負信號需要配置設計輸入的模擬電壓信號。由于ADS8482的+IN和-IN引腳接收的輸入電壓為0～4．096 V，不能輸入負電壓，因此選用REF3020參考電壓器件，其輸出的2．048 V輸入至-IN引腳，此參考電壓也為TMS320F28335片上A／D轉換器提供參考電壓基準。具體電路如圖3所示，電容C38用于濾除高頻噪音，以提高信噪比，ADRFIN為2．048 V。模擬信號輸入與數字量輸出的關系是：引腳+IN和-IN的電壓差在-Vref～+Vref范圍內，對應的數字量在-131 073～13l 072。
A／D轉換器ADS8482采用+5 V的模擬電源(+VA)和數字電源(+VDB)。引腳+VDB可直接連接至3 V或5 V電壓系統。而TMS320F28335的I／O電壓為+3．3 V，因此，ADS8482的引腳+VDB必須設置成3．3 V。該設計的參考基準電壓引用片上輸出，數據總線配置成18位，一次讀操作模式。因此ADS8482的BUSl8／16，BYTE引腳由CPLD控制，全設置為O。其具體接口電路如圖4所示。
TMS320F28335的XZCS6和XRDn讀信號經CPLD與門等設置連接到ADS8482片選信號CS和讀信號RD上，因此0x100000～Ox200000的任意一個地址都可對A／D轉換器進行讀操作。ADS8482的啟動轉換信號CONVST經CPLD配置到DSP的一個I／O引腳，通過軟件程序控制啟動A／D轉換器。AD-S8482轉換參考電壓利用片上參考電壓輸出作為輸入。將引腳REFOUT連接到運放的正輸入端，設計一個電壓跟隨環節，將輸出電壓直接連接到ADS8482引腳的REFIN上。模擬信號進入A／D采樣端前，用二極管進行保護，防止輸入電壓過大，以免ADS8482損壞。
關鍵字：數字信號處理；ADS8482；可編程邏輯；信號采集
3 軟件程序設計
TMS320F28335上電通過檢測A12～A15電平來選擇工作模式，本程序是從片內。Flash啟動，因此在CPLD中將這些I／O接口設置為高電平。上電后先裝載，把Flash中的程序搬移到片內低16 KB RAM中運行。主程序完成數據讀取和處理運算，并將處理后的數據用TMS320F28335片上自帶的一路串口按4 ms輸出至PC機，波特率配置成115．2 Kb／s，并使能串口16字節的FIFO。圖5為程序主流程。
利用TYMS320F28335中的定時器TO，完成系統4 ms定時和ADS8482定時采數方式，每50 μs發生一次定時器中斷。中斷函數部分采數代碼如下：
4 結束語
本文以ADS8482型A／D轉換器與TMS320F28335在加速度信號采集中應用為基礎，詳細討論ADS8482與TMS320F28335的接口設計和工作原理，并提供該系統設計的部分硬件設計和軟件代碼。該設計方案也可用于其他高速數據采集，以及微弱信號檢測信號等場合。